【摘要】：該文提出一種基于傳遞函數(shù)的有效方法,可以預(yù)測自偏置PLL電源噪聲引起的抖動(dòng)性能。PLL的復(fù)制偏置調(diào)整器的電源噪聲敏感度由小信號(hào)分析提取,分析表明需要在閉環(huán)帶寬和電源噪聲敏感度之間做權(quán)衡。作為例子,該文分析了一款具體的自偏置PLL電路的電源噪聲性能,該P(yáng)LL為一款相位插值CDR提供時(shí)鐘。所提方法與瞬態(tài)仿真的結(jié)果進(jìn)行了對(duì)比,結(jié)果表明該方法可以預(yù)測周期抖動(dòng)數(shù)值,具有相當(dāng)精度。同樣,該方法也對(duì)提高自偏置PLL噪聲性能有指導(dǎo)意義。
【圖文】：

22RICKπN。若不存在VCO調(diào)整器電路，regH(s)為1，全部電源噪聲將傳遞到VCO的控制電壓上，regH(s)的峰值頻率接近PLL的自然頻率nω，此時(shí)SNR惡化。SBPLL中加入了復(fù)制偏置電路(replicabiasingcircuit)作為調(diào)整器，以提升抖動(dòng)性能。2.2SBPLL的復(fù)制偏置調(diào)整器電路圖2所示為文獻(xiàn)[2]中采用的SBPLL電路，CP1和CP2為兩個(gè)相同的電荷泵，對(duì)各自的電容充電，，fs1V和fs2V分別為兩個(gè)電荷泵產(chǎn)生的控制電壓。一個(gè)單刀雙擲開關(guān)在CP1和CP2的輸出之間切換，以保證開關(guān)右側(cè)電壓不會(huì)突變，并通過采樣濾波網(wǎng)絡(luò)圖1SBPLL的小信號(hào)模型框圖減小定性抖動(dòng)的影響，產(chǎn)生控制電壓cV�？刂齐妷篶V經(jīng)過線框中復(fù)制偏置調(diào)整器電路的處理產(chǎn)生兩個(gè)偏置電壓VBP和VBN，前者為VCO的PMOS負(fù)載提供偏置，后者則為VCO的尾電流源提供偏置。在鎖定狀態(tài)下，cV,fs1V和fs2V相等，因而只分析復(fù)制偏置調(diào)整器電路，如圖3(a)所示，M3和M4是VCO對(duì)稱負(fù)載的一半復(fù)制品。相位誤差信息儲(chǔ)存在C1中，由電荷泵電流充電到電壓cV，由跨導(dǎo)運(yùn)算放大器(OTA)和M1構(gòu)成的負(fù)反饋回路保證A點(diǎn)電壓與cV相等。電容C2用于環(huán)路補(bǔ)償，VBP和VBN用于為VCO提供偏置。電容Cp表示寄生電容，如OTA固有的柵極電容，由導(dǎo)線連接到cV。已知對(duì)稱負(fù)載R和ddVVBP成反比[2]，因此電源噪聲敏感度可以由ddVVBP和ddV的比值來決定。SBPLL的復(fù)制偏置調(diào)整器的小信號(hào)模型如圖3(b)所示，mG為OTA的等效跨導(dǎo)，or為OTA的輸出阻抗。值得一提的是當(dāng)PLL在鎖定狀態(tài)下，電荷泵開關(guān)只在參考時(shí)鐘周期的一小部分時(shí)間內(nèi)開啟，因此假設(shè)cV點(diǎn)開路是合理的。整個(gè)電路有兩個(gè)重要的極點(diǎn)，一個(gè)在OTA的輸出端，另一個(gè)在regV。由于OTA的高輸出阻?

?1)所示[15]。regVCOoutnVCOCPnregVCO22nn()()()()()12()2sHsKsHsKIFsVsNssHsKssθζωω==+π=++(1)其中，1()sRCFssC+=,CPVCOn2IKCNω=π,ζ=CPVCO22RICKπN。若不存在VCO調(diào)整器電路，regH(s)為1，全部電源噪聲將傳遞到VCO的控制電壓上，regH(s)的峰值頻率接近PLL的自然頻率nω，此時(shí)SNR惡化。SBPLL中加入了復(fù)制偏置電路(replicabiasingcircuit)作為調(diào)整器，以提升抖動(dòng)性能。2.2SBPLL的復(fù)制偏置調(diào)整器電路圖2所示為文獻(xiàn)[2]中采用的SBPLL電路，CP1和CP2為兩個(gè)相同的電荷泵，對(duì)各自的電容充電，fs1V和fs2V分別為兩個(gè)電荷泵產(chǎn)生的控制電壓。一個(gè)單刀雙擲開關(guān)在CP1和CP2的輸出之間切換，以保證開關(guān)右側(cè)電壓不會(huì)突變，并通過采樣濾波網(wǎng)絡(luò)圖1SBPLL的小信號(hào)模型框圖減小定性抖動(dòng)的影響，產(chǎn)生控制電壓cV�？刂齐妷篶V經(jīng)過線框中復(fù)制偏置調(diào)整器電路的處理產(chǎn)生兩個(gè)偏置電壓VBP和VBN，前者為VCO的PMOS負(fù)載提供偏置，后者則為VCO的尾電流源提供偏置。在鎖定狀態(tài)下，cV,fs1V和fs2V相等，因而只分析復(fù)制偏置調(diào)整器電路，如圖3(a)所示，M3和M4是VCO對(duì)稱負(fù)載的一半復(fù)制品。相位誤差信息儲(chǔ)存在C1中，由電荷泵電流充電到電壓cV，由跨導(dǎo)運(yùn)算放大器(OTA)和M1構(gòu)成的負(fù)反饋回路保證A點(diǎn)電壓與cV相等。電容C2用于環(huán)路補(bǔ)償，VBP和VBN用于為VCO提供偏置。電容Cp表示寄生電容，如OTA固有的柵極電容，由導(dǎo)線連接到cV。已知對(duì)稱負(fù)載R和ddVVBP成反比[2]，因此電源噪聲敏感度可以由ddVVBP和ddV的比值來決定。SBPLL的復(fù)制偏置調(diào)整器的小信號(hào)模型如圖3(b)所示，mG為OTA的等效跨

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 Tamara Schmitz;Dave Ritter;;用磁珠降低電源噪聲[J];中國電子商情(基礎(chǔ)電子);2010年06期

2 屈靠學(xué);;小電壓電源噪聲的測量[J];電子產(chǎn)品世界;2011年08期

3 黃晴明;;電源噪聲干擾與凈化技術(shù)[J];電氣工程應(yīng)用;1988年03期

4 寇寶泉;崔淑梅;張千帆;程樹康;;降低開關(guān)電源噪聲的對(duì)策[J];電工技術(shù);2000年03期

5 王恒,鐘恭良;音響工程中電源噪聲的來源及其對(duì)策[J];電聲技術(shù);1997年12期

6 李廷軍,林雪原,周文松,徐柯文;開關(guān)電源噪聲的抑制技術(shù)[J];現(xiàn)代電子技術(shù);2001年02期

7 ;其它電路與技術(shù)[J];電子科技文摘;2000年09期

8 劉建強(qiáng);;開關(guān)電源噪聲的抑制和測量[J];現(xiàn)代雷達(dá);1992年04期

9 代樂榮;;開關(guān)電源噪聲的產(chǎn)生與抑制[J];山西電子技術(shù);2012年04期

10 楊明;;開關(guān)電源噪聲的形成及抑制方法[J];艦船電子對(duì)抗;2006年03期

相關(guān)會(huì)議論文 前1條

1 唐本紅;;淺談電源噪聲及其濾除[A];《IT時(shí)代周刊》論文專版（第300期）[C];2014年

相關(guān)碩士學(xué)位論文 前5條

1 楊華;電源噪聲引起CMOS鎖相環(huán)的周期抖動(dòng)研究[D];西安電子科技大學(xué);2014年

2 王志俊;基于電磁帶隙結(jié)構(gòu)的高速PCB電路中電源噪聲抑制的研究[D];哈爾濱工業(yè)大學(xué);2016年

3 張根;高速數(shù)字電路設(shè)計(jì)中電源噪聲抑制的研究[D];西安電子科技大學(xué);2015年

4 王奕婷;數(shù)字鎖相環(huán)的電源噪聲靈敏度分析[D];西安電子科技大學(xué);2013年

5 周大力;高速數(shù)字系統(tǒng)中電源噪聲的抑制方法[D];西安電子科技大學(xué);2014年

本文編號(hào)：2686126