【摘要】：低密度校驗(yàn)(Low Density Parity Check,LDPC)碼是由Gallager提出的一類性能逼近香農(nóng)限的線性分組碼。近年來,隨著數(shù)字視頻媒體的快速發(fā)展,數(shù)字通信系統(tǒng)對(duì)數(shù)據(jù)傳輸速率要求越來越高,LDPC碼并行譯碼器逐漸成為研究工作的新熱點(diǎn)。基于FPGA和GPU設(shè)計(jì)LDPC碼并行譯碼器是兩種常見的硬件解決方案,但這兩種并行化設(shè)計(jì)方案存在成本高和靈活性差等問題。本文基于多核通用處理器設(shè)計(jì)了LDPC碼的量化最小和(Quantization Min-Sum,QMS)并行譯碼器和交替方向乘子法(Alternating Direction Method of Multipliers,ADMM)并行譯碼器,論文的主要研究內(nèi)容如下:1.概述了數(shù)字通信系統(tǒng)模型及LDPC碼基礎(chǔ)知識(shí);詳細(xì)闡述了線性分組碼的最大似然譯碼方法及LDPC碼的和積譯碼算法;著重分析了多核CPU并行體系架構(gòu)及常用的并行程序設(shè)計(jì)模式。2.通過深入分析LDPC碼的最小和(Min-Sum,MS)譯碼算法,設(shè)計(jì)了對(duì)內(nèi)存需求較低的QMS譯碼算法。仿真結(jié)果表明,通過選取合適的量化模式,QMS譯碼算法可以獲得與MS譯碼算法幾乎相同的譯碼性能。3.針對(duì)QMS譯碼算法,利用處理器級(jí)別并行方法,設(shè)計(jì)了LDPC碼的幀內(nèi)并行譯碼器與幀間并行譯碼器;利用SSE/AVX指令集,設(shè)計(jì)了LDPC碼的指令級(jí)別并行譯碼器。仿真結(jié)果表明,與串行QMS譯碼器相比,三種并行譯碼器都可以顯著提高LDPC碼的譯碼速度,而且指令級(jí)別并行譯碼器可以獲得遠(yuǎn)優(yōu)于其他兩種并行譯碼器的加速系數(shù),加速效果更好。4.基于查找表(Lookup Table,LUT)的近似投影算法能夠降低ADMM懲罰譯碼的復(fù)雜度。為了進(jìn)一步簡化LUT表項(xiàng)索引的搜索過程,提出了一種基于Hash的表項(xiàng)索引搜索方法。通過深入分析ADMM懲罰譯碼算法中的可并行結(jié)構(gòu),設(shè)計(jì)了LDPC碼的幀內(nèi)并行譯碼器和幀間并行譯碼器。仿真結(jié)果表明,與串行ADMM懲罰譯碼器相比,兩種并行譯碼器都可以明顯提高LDPC碼的吞吐量,而且?guī)g并行譯碼器的加速效果優(yōu)于幀內(nèi)并行譯碼器。
【圖文】：

合法碼字中符號(hào) 0 變成 1，符號(hào) 1 變成-1），具體來說，就是初始消息 y 中每個(gè)分量取值的概率密度服從如圖 3.1 所示的正態(tài)分布。圖3.1 譯碼器初始消息分布圖假設(shè)一個(gè) LDPC 碼 的碼率為R ，每個(gè)信息位在未調(diào)制前的能量為bE ，每個(gè)比特位的信號(hào)能量為sE ，信道傳輸噪聲的功率譜密度為0N ，那么信噪比(Signal to Noise,SNR)與功率頻譜密度0N 存在如下關(guān)系0 0110lg 10lgb sE ESNRN N R (3-1)通常取 1sE ，則可通過公式(3-2)計(jì)算功率頻譜密度0N 。100110SNRNR (3-2)由通信知識(shí)可知，方差2 與功率頻譜密度0N 存在如下關(guān)系-4 -3 -2 -1 0 1 2 3 4信道輸出信息值00.10.20.30.40.50.6概率密度

圖3.4 不同量化模式下，(204,102)碼的量化最小和譯碼性能比較 3.4 和圖 3.5 分別給出了(204,102)碼和(576,288)碼的 MS 譯碼及五種MS譯碼性能對(duì)比結(jié)果，，由仿真結(jié)果可知：1）對(duì)比量化模式4:1和5:1的 QMS 譯碼結(jié)果可知，量化模式 q :f 的f取值相同時(shí)，QMS 譯碼性能與q取值成正比，也就是說，q取值越能越接近 MS 譯碼算法性能。主要原因是， f 取值相同，q取值越大
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類號(hào)】：TN911.22

【相似文獻(xiàn)】

相關(guān)期刊論文 前7條

1 蘇悅;王建輝;;一種結(jié)構(gòu)化LDPC碼的部分并行譯碼器設(shè)計(jì)[J];航天器工程;2014年03期

2 施惠豐;張海濱;徐友云;;分塊低密度校驗(yàn)碼與高速部分并行譯碼器聯(lián)合設(shè)計(jì)方案[J];上海交通大學(xué)學(xué)報(bào);2006年05期

3 魯鄒晨;;基于CUDA架構(gòu)的LDPC碼并行譯碼設(shè)計(jì)與實(shí)現(xiàn)[J];艦船電子對(duì)抗;2018年02期

4 張細(xì)政;;一類規(guī)則LDPC碼構(gòu)造及其部分并行譯碼器設(shè)計(jì)[J];湖南工程學(xué)院學(xué)報(bào)(自然科學(xué)版);2007年03期

5 楊知行;林之初;王軍;潘長勇;;準(zhǔn)循環(huán)LDPC碼的半并行譯碼器設(shè)計(jì)[J];電視技術(shù);2006年02期

6 鐘永信;杜興民;;基于FPGA的(3,6)LDPC碼并行譯碼器設(shè)計(jì)與實(shí)現(xiàn)[J];微計(jì)算機(jī)信息;2007年08期

7 ;簡訊[J];微電子學(xué);1982年01期

相關(guān)碩士學(xué)位論文 前4條

1 劉鵬杰;多核技術(shù)下LDPC碼并行譯碼器研究[D];西安電子科技大學(xué);2019年

2 梅晟;極化碼性能研究及其SCL半平行譯碼結(jié)構(gòu)的FPGA實(shí)現(xiàn)[D];南京航空航天大學(xué);2018年

3 馬紅柯;異構(gòu)多核中Turbo并行譯碼器的設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2013年

4 王欣然;LDPC碼的APP-Based譯碼算法研究與并行譯碼器硬件實(shí)現(xiàn)[D];哈爾濱工業(yè)大學(xué);2011年

本文編號(hào)：2622263