【摘要】：隨著現(xiàn)代電子技術(shù)和通信技術(shù)的日益發(fā)展,現(xiàn)有測試儀器及測試手段逐漸達(dá)到了技術(shù)瓶頸。人類通信需求增長迅速,硬件系統(tǒng)投入成本越來越高,使得依靠硬件實(shí)現(xiàn)的傳統(tǒng)無線通信系統(tǒng)難以滿足日趨復(fù)雜的通信功能和日漸提高的傳輸指標(biāo)要求。而軟件無線電(Software Define Radio,即SDR)是一種可用來實(shí)現(xiàn)無線通信領(lǐng)域多個(gè)通信體系并存、不同體系制定統(tǒng)一標(biāo)準(zhǔn)的新技術(shù)。軟件無線電平臺在標(biāo)準(zhǔn)化硬件設(shè)備上利用可升級、可重構(gòu)的應(yīng)用軟件實(shí)現(xiàn)無線通信設(shè)備中的各種功能,克服了傳統(tǒng)無線通信設(shè)備功能單一、可擴(kuò)展性差等缺點(diǎn),具有很強(qiáng)的靈活性與開放性。軟件無線電技術(shù)作為未來通信技術(shù)的主要發(fā)展方向,勢必將得到更廣泛的重視和關(guān)注。本論文考慮了功耗、成本、兼容性以及可擴(kuò)展性等因素選擇了Xilinx公司的Zynq-7000系列片上系統(tǒng)(System-on-a-chip,即SoC)處理器和ADI公司推出的AD9361單芯片零中頻收發(fā)解決方案搭建了軟件無線電中頻處理模塊硬件平臺,開展了基于Zynq的高集成度收發(fā)系統(tǒng)的研究設(shè)計(jì)。論文的主要研究內(nèi)容包括:1、比較目前市面上幾種主流軟件無線電結(jié)構(gòu)形式,對本軟件無線電中頻處理模塊的系統(tǒng)結(jié)構(gòu)進(jìn)行介紹,分析各個(gè)功能模塊組成,確定系統(tǒng)總體實(shí)現(xiàn)方案,并對模塊關(guān)鍵器件進(jìn)行選型。2、研究基于AD9361單芯片零中頻收發(fā)架構(gòu)通信鏈路搭建的解決方案,設(shè)計(jì)相應(yīng)的硬件電路;設(shè)計(jì)基于AD9361的增益控制系統(tǒng),并根據(jù)硬件總體方案完成系統(tǒng)電源模塊設(shè)計(jì)。3、在FPGA中完成軟件無線電平臺的信號接口和基帶信號處理等模塊硬件邏輯設(shè)計(jì),實(shí)現(xiàn)數(shù)字基帶信號的接收、處理以及發(fā)送等核心功能。4、研究Zynq處理器芯片內(nèi)部組成架構(gòu)及其軟硬件協(xié)同設(shè)計(jì)方案;研究了基于SoC的系統(tǒng)集成設(shè)計(jì)方式及其片內(nèi)AXI4總線協(xié)議規(guī)范,并基于此協(xié)議完成相應(yīng)硬件邏輯設(shè)計(jì),搭建了軟件無線電平臺主控模塊。通過以上內(nèi)容的研究和設(shè)計(jì),最終搭建了小型化、高集成度軟件無線電平臺,并對硬件電路及功能進(jìn)行了測試和驗(yàn)證,實(shí)現(xiàn)其核心收發(fā)功能,為后續(xù)基于該平臺的手持式收發(fā)儀研制打下了堅(jiān)實(shí)的基礎(chǔ)。
【圖文】：

Zynq-7000 簡介nq-7000 系列異構(gòu)多核處理器是 Xilinx 公司最新推出的全面可編程片高度集成了處理器系統(tǒng)資源（Processing System，即 PS）和可編graming Logic，即 PL）。其中 PS 部分集成了雙核高性能 ARM c，還集成了各種通用 I/O 外設(shè)、OCM 片上存儲、Cache 高速緩存、單元以及 DMA 控制器等處理器資源。PL 部分集成了傳統(tǒng) FPGA 、塊 RAM 存儲器、豐富的 DSP 算法單元和時(shí)鐘管理等可編程邏兩部分可同時(shí)或獨(dú)立完成工作。用戶可以合理使用 ARM 處理器和 輯資源，，在 ARM 側(cè)開發(fā)控制程序，在 FPGA 側(cè)開發(fā)高速算法或邏M 與 FPGA 之間可通過片內(nèi)高速 AXI4 總線接口實(shí)現(xiàn)大容量數(shù)據(jù)戶還可以直接使用多用途管腳（MIO）以及拓展多用途管腳（EMnq 處理器更多外設(shè)接口的控制。同時(shí)，在 ARM 側(cè)用戶可以根據(jù)建裸機(jī)系統(tǒng)或運(yùn)行 Linux 嵌入式操作系統(tǒng)實(shí)現(xiàn)平臺的拓展開發(fā)。Z部架構(gòu)如圖 2-4 所示。

圖 3-1AD9361 SPI 串行讀寫控制時(shí)序圖其中 SPI_ENB、SPI_CLK 和 SPI_DI 分別為 SPI 串行總線使能信號、時(shí)鐘信號和雙向數(shù)據(jù)信號。由上圖可知 AD9361 一共為 24bit 串行配置數(shù)據(jù)，其中最高位控制讀寫傳輸方向，拉高時(shí)為寫傳輸方向，然后緊接著 15bit 是寄存器地址位，標(biāo)明AD9361 內(nèi)部被控制寄存器，低 8bit 表示讀寫寄存器數(shù)據(jù)值。在實(shí)際調(diào)試過程中，可以由FPGA將所需配置數(shù)據(jù)信息通過SPI串行控制接口寫入到AD9361器件中，然后通過SPI串行讀數(shù)據(jù)接口將AD9361的工作狀態(tài)寄存器信息讀回到FPGA中，以驗(yàn)證 AD9361 器件是否工作在特定模式。AD9361 器件內(nèi)部集成了零中頻收發(fā)架構(gòu)所需的完整接收和發(fā)射通道鏈路、頻率合成器和增益控制等模塊。每個(gè)接收通道都有三個(gè)外部輸入選擇，每個(gè)發(fā)射通道有兩個(gè)輸出選擇，均可多路復(fù)用至射頻通信鏈路，搭載具有多輸入輸出的天線分集系統(tǒng)。器件提供的控制輸入和控制輸出引腳可以使 FPGA 更好地實(shí)時(shí)操作控制 AD9361 器件，內(nèi)部的輔助 ADC 和 DAC 可用來完成監(jiān)控溫度、功率輸出和提供功率放大器偏置等系統(tǒng)功能，其內(nèi)部功能框圖如圖 3-2 所示。
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2019
【分類號】：TN98

【參考文獻(xiàn)】

相關(guān)期刊論文 前7條

1 姜浩;張治;;基于AD9361的軟件無線電平臺設(shè)計(jì)與實(shí)現(xiàn)[J];電視技術(shù);2015年15期

2 馬飛;劉琦;包斌;;基于FPGA的AXI4總線時(shí)序設(shè)計(jì)與實(shí)現(xiàn)[J];電子技術(shù)應(yīng)用;2015年06期

3 ;AD9361:3G(4G)基站收發(fā)器解決方案[J];世界電子元器件;2014年04期

4 張亦禎;;軟件無線電海上應(yīng)用前景分析[J];科技視界;2014年07期

5 張鵬;;軟件無線電技術(shù)在移動(dòng)通信測試領(lǐng)域的應(yīng)用[J];電子測量技術(shù);2013年03期

6 王忠思;黃輝;周亞民;;軟件無線電關(guān)鍵技術(shù)分析[J];信息通信;2011年06期

7 陶玉柱;胡建旺;崔佩璋;;軟件無線電技術(shù)綜述[J];通信技術(shù);2011年01期

相關(guān)碩士學(xué)位論文 前10條

1 楊小芳;基于USRP平臺的無線多中繼傳輸技術(shù)研究[D];南京郵電大學(xué);2018年

2 柳井剛;基于FPGA高速軟件無線電模塊設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2018年

3 蘇藝飛;PXIe寬帶信號收發(fā)模塊采集與產(chǎn)生電路設(shè)計(jì)[D];電子科技大學(xué);2018年

4 蘇新;基于AD9361的軟件無線電硬件平臺的設(shè)計(jì)與實(shí)現(xiàn)[D];北京郵電大學(xué);2018年

5 鄧為民;基于SoC的無線通信平臺設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2018年

6 蔡露源;低功率無線寬帶電臺的研發(fā)[D];西安電子科技大學(xué);2017年

7 曹新濤;基于AD9361的無線收發(fā)系統(tǒng)設(shè)計(jì)[D];西安電子科技大學(xué);2016年

8 曹愛玲;基于SoC的數(shù)字中頻信號的功率均衡處理[D];東華大學(xué);2016年

9 周三;基于嵌入式SOC手持式頻譜儀的硬件設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2015年

10 郜澤;基于AD9361的軟件無線電硬件平臺設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2015年

本文編號：2604569