本文選題：FPGA + 極化碼�。� 參考：《電子技術(shù)應(yīng)用》2017年06期

【摘要】：在二進(jìn)制離散無(wú)記憶信道中極化碼可以達(dá)到其信道極限容量,并且實(shí)現(xiàn)的復(fù)雜度較低,這在通信領(lǐng)域無(wú)疑是一個(gè)重大突破,因此在FPGA中實(shí)現(xiàn)極化碼的譯碼有著非常重要的研究意義。首先介紹了SC(Successive Cancellation)譯碼算法,并將該算法的蝶形結(jié)構(gòu)改進(jìn)為線形結(jié)構(gòu)從而提高了譯碼效率;接著對(duì)譯碼算法做了包括最小和譯碼、定點(diǎn)量化和資源共享的改進(jìn),以便于在硬件中更容易實(shí)現(xiàn);最后在FPGA中實(shí)現(xiàn)了極化碼的譯碼并給出了測(cè)試波形以及對(duì)不同編碼塊長(zhǎng)度的綜合資源進(jìn)行了對(duì)比。實(shí)驗(yàn)結(jié)果表明,譯碼的最高頻率可達(dá)145 MHz,吞吐率可達(dá)36.4 Mbps。
[Abstract]:In binary discrete memoryless channel, polarization code can reach its channel limit capacity, and the complexity of implementation is low, which is undoubtedly a great breakthrough in the field of communication. Therefore, the decoding of polarization codes in FPGA is of great significance. This paper first introduces the SC-Succtive decoding algorithm, and improves the butterfly structure of the algorithm into a linear structure, which improves the decoding efficiency, and then improves the decoding algorithm including minimum sum decoding, fixed-point quantization and resource sharing. Finally, the decoding of polarization code in FPGA is realized, and the test waveform is given, and the comprehensive resources of different coding block lengths are compared. The experimental results show that the maximum frequency of decoding is up to 145 MHz and the throughput is 36.4 Mbps.
【作者單位】： 四川大學(xué)電子信息學(xué)院;
【分類號(hào)】：TN791;TN911.22

【相似文獻(xiàn)】

相關(guān)期刊論文 前6條

1 雷菁;文磊;唐朝京;;基于變量節(jié)點(diǎn)串行消息傳遞的LDPC碼譯碼研究[J];國(guó)防科技大學(xué)學(xué)報(bào);2006年05期

2 黃成芳;多脈沖脈位鍵控調(diào)制的編、譯碼[J];重慶郵電學(xué)院學(xué)報(bào)(自然科學(xué)版);2000年03期

3 陳婧文;仰楓帆;Tho Le-Ngoc;;基于BP算法的LDPC碼改進(jìn)譯碼算法[J];江蘇航空;2008年S1期

4 江濤,葛臨東;卷積編碼CPM信號(hào)的減狀態(tài)譯碼解調(diào)[J];信息工程學(xué)院學(xué)報(bào);1999年01期

5 江桂芳;彭克榮;;基于FPGA的高速并行DVB-S2標(biāo)準(zhǔn)LDPC譯碼[J];空間電子技術(shù);2013年01期

6 ;[J];;年期

相關(guān)碩士學(xué)位論文 前4條

1 操金點(diǎn);LDPC碼譯碼研究與FPGA實(shí)現(xiàn)[D];浙江工業(yè)大學(xué);2012年

2 張豐舉;一種全并行Turbo碼譯碼結(jié)構(gòu)及其VLSI實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

3 韋浩;基于FPGA的LDPC碼譯碼研究與硬件實(shí)現(xiàn)[D];南京航空航天大學(xué);2007年

4 申睿;多模多標(biāo)準(zhǔn)基帶處理器的前向糾錯(cuò)碼譯碼實(shí)現(xiàn)研究[D];復(fù)旦大學(xué);2009年

，

本文編號(hào)：2027759