本文選題：3D電視 + LVDS��； 參考：《南昌大學(xué)》2017年碩士論文

【摘要】：裸眼3D顯示技術(shù)作為一種劃時代技術(shù)是下一代電視技術(shù)重要研究應(yīng)用方向,高清裸眼3D電視必將引領(lǐng)時代潮流走進千家萬戶。本文分析研究高清裸眼3D圖像處理系統(tǒng)結(jié)構(gòu)及功能,研制了高清裸眼3D電視圖像信號處理專用驅(qū)動集成電路,重點研究分析裸眼3D電視圖像處理系統(tǒng)中的數(shù)據(jù)接收、處理及傳輸顯示等問題。主要完成的工作有:(1)研制高清裸眼3D電視圖像信號處理專用驅(qū)動電路。根據(jù)高清裸眼3D電視傳輸數(shù)據(jù)量大且圖像數(shù)據(jù)需實時處理傳輸顯示等特點,搭建了基于FPGA為核心處理芯片的系統(tǒng)框架,FPGA強大的并行處理能力能高速高質(zhì)完成系統(tǒng)高速大量圖像信號數(shù)據(jù)的接收傳輸及處理等任務(wù)。(2)硬件電路研制。研究分析HDMI接口硬件設(shè)計要求及傳輸協(xié)議,設(shè)計基于HDMI解碼芯片圖像接收電路模塊。根據(jù)顯示設(shè)備接口要求設(shè)計基于LVDS接口高清裸眼3D圖像傳輸電路模塊。根據(jù)電路原理圖設(shè)計制作PCB,最后完成電路板焊接調(diào)試工作。(3)立體圖像融合算法及時序控制技術(shù)邏輯設(shè)計。系統(tǒng)將接收到的左右格式圖像經(jīng)分離插值融合轉(zhuǎn)換為立體顯示格式,設(shè)計采用兩組fifo共四個fifo完成數(shù)據(jù)分離,數(shù)據(jù)分離后按照顯示設(shè)備時序要求分別發(fā)送至顯示設(shè)備左右眼亞屏幕,完成左右格式圖像插值融合,實現(xiàn)立體圖像顯示。(4)LVDS接口高清裸眼3D圖像傳輸模塊邏輯驅(qū)動設(shè)計。FPGA內(nèi)部集成了功能豐富的IP核,模塊邏輯設(shè)計采用IP核Lvds_tx實現(xiàn)LVDS接口圖像數(shù)據(jù)傳輸。通過對高清裸眼3D電視圖像傳輸處理深入研究分析,研制的基于FPGA的高清3D電視圖像信號處理專用驅(qū)動集成電路實現(xiàn)了LVDS接口高清顯示、左右格式立體圖像分離融合顯示等功能。系統(tǒng)設(shè)計方案可為裸眼3D電視專用定制驅(qū)動芯片設(shè)計研發(fā)提供技術(shù)參考,推進裸眼3D電視產(chǎn)業(yè)快速發(fā)展。
[Abstract]:As an epoch-making technology, naked eye 3D display technology is an important research and application direction of next generation TV technology. High-definition naked eye 3D TV will lead the trend of the times into thousands of households. In this paper, the structure and function of 3D image processing system for high definition naked eye are analyzed, and the special drive IC for 3D image processing of high definition naked eye is developed. The data receiving in 3D image processing system of naked eye is studied and analyzed emphatically. Handling and transmission display problems. The main work of this paper is to develop a special drive circuit for 3D video signal processing in HD naked eye. According to the characteristics of high definition naked eye 3D TV transmission data and the need of real-time processing of image data transmission and display, The system frame based on FPGA core processing chip is built. The powerful parallel processing ability of FPGA can accomplish the task of receiving, transmitting and processing high speed and large amount of image signal data in the system with high speed and high quality. The hardware design requirements and transmission protocol of HDMI interface are analyzed and the image receiving circuit module based on HDMI decoding chip is designed. According to the requirement of display device interface, the 3D image transmission circuit module based on LVDS interface is designed. PCBs are designed according to the circuit schematic diagram. Finally, the algorithm of stereo image fusion and the logic design of timing control technology are finished. The system converts the received left and right format images into stereoscopic display format by separating interpolation and fusion. Two groups of fifo and four fifo are used to complete the data separation. After data separation, according to the timing requirements of the display equipment, it is sent to the sub-screen of the left and right eyes of the display device, and the image interpolation fusion in the left and right formats is completed. Realization of stereo image display. LVDS interface high-definition naked eye 3D image transmission module logic driver design .FPGA internal integration of the rich function of IP core module logic design using IP core Lvds_tx to achieve LVDS interface image data transmission. Through the deep research and analysis on the transmission of 3D TV image with high definition and naked eye, the LVDS interface high definition display is realized based on FPGA, which is a special drive IC for high definition 3D TV image processing. Left and right format stereo image separation fusion display and other functions. The system design scheme can provide the technical reference for the design and development of special customized drive chip for naked eye 3D TV, and promote the rapid development of naked eye 3D TV industry.
【學(xué)位授予單位】：南昌大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2017
【分類號】：TN941.1

【參考文獻】

相關(guān)期刊論文 前10條

1 陳東;梁發(fā)云;陳輝;;基于FPGA的LVDS高清數(shù)字圖像傳輸系統(tǒng)設(shè)計[J];南昌大學(xué)學(xué)報(工科版);2016年04期

2 詹偉;龍菲;徐煥;張科;;一種用于高動態(tài)圖像的自適應(yīng)編碼方法的改進研究[J];科學(xué)技術(shù)與工程;2016年24期

3 徐遙令;侯志龍;吳偉;張曼華;;可切換光柵式裸眼3D電視系統(tǒng)的設(shè)計[J];電視技術(shù);2016年05期

4 陳平;張春;張一山;姜漢鈞;王志華;;DDR2 SDRAM控制器IP功能測試與FPGA驗證[J];微電子學(xué);2016年02期

5 戚翔宇;梁發(fā)云;王興鵬;劉敏;;3D傳感器圖像采集及融合顯示技術(shù)研究[J];南昌大學(xué)學(xué)報(工科版);2016年01期

6 張玉平;王官俊;王開安;李衛(wèi);王歡;陳亮;宋文;陳昱;;激光背光顯示系統(tǒng)光學(xué)散斑現(xiàn)象研究[J];光電子技術(shù);2015年03期

7 孟令軍;李加超;文波;趙盼盼;;基于NiosⅡ的LVDS圖像數(shù)據(jù)存儲轉(zhuǎn)發(fā)系統(tǒng)的設(shè)計[J];火力與指揮控制;2015年05期

8 楊帆;張皓;馬新文;姜勇;;基于FPGA的圖像處理系統(tǒng)[J];華中科技大學(xué)學(xué)報(自然科學(xué)版);2015年02期

9 劉文杰;施Oz;蔣斌;孫玲;;HDMI接口編解碼傳輸模塊ASIC設(shè)計[J];微電子學(xué);2014年06期

10 李應(yīng)樵;;裸眼3D電視的優(yōu)勢與未來發(fā)展[J];電視技術(shù);2014年22期

相關(guān)碩士學(xué)位論文 前10條

1 劉敏;高清3D屏幕像素配置的SOPC控制技術(shù)研究[D];南昌大學(xué);2016年

2 李博樂;基于DIBR的裸眼3D顯示系統(tǒng)研究與實現(xiàn)[D];重慶大學(xué);2015年

3 馬哲朋;立體顯示器串?dāng)_特性研究[D];浙江大學(xué);2015年

4 伊騰岳;LVDS接口I/O抗輻射加固技術(shù)研究[D];西安電子科技大學(xué);2015年

5 許天一;FPGA靜態(tài)時序分析的研究與實現(xiàn)[D];哈爾濱工業(yè)大學(xué);2014年

6 王騁曜;3D關(guān)鍵技術(shù)及測試方法研究[D];上海交通大學(xué);2014年

7 劉立強;基于體感交互的裸眼3D互動展示設(shè)計與實現(xiàn)[D];北京工業(yè)大學(xué);2014年

8 曲海濤;3D電視信號處理與控制系統(tǒng)的設(shè)計與實現(xiàn)[D];中國海洋大學(xué);2014年

9 芮明昭;多視點裸眼3D電視技術(shù)及其應(yīng)用系統(tǒng)開發(fā)[D];廈門大學(xué);2014年

10 郎維燕;基于FPGA的數(shù)據(jù)采集與處理技術(shù)的研究[D];河北工業(yè)大學(xué);2014年

，

本文編號：1938589