本文選題：雙通道 + DDS��； 參考：《電子科技大學》2017年碩士論文

【摘要】：伴隨著數字電路和軟件無線電的發(fā)展,在現代雷達電子戰(zhàn)中,寬帶雷達信號以其良好的目標檢測和識別能力以及抗各種有源無源干擾,而備受各國的重視。不僅如此,在電子戰(zhàn)中還需要寬帶雷達能夠產生頻率捷變和任意波形輸出的能力。在某些情況下,還要求具備多通道輸出幾種不同信號的能力。與此同時,作為雷達波形產生的關鍵技術——DDS得到了廣泛的應用,基于可編程的數字波形產生器具有穩(wěn)定性高、參數可調、多種波形輸出的能力。因此對寬帶雙通道波形產生模塊的研究具有非常重要的意義。本文在深入研究和分析了兩種不同的DDS工作原理和誤差模型以及三種產生中頻信號的方法之后,提出了基于直接數字波形合成技術,采用數字基帶+數字正交調制的方式進行波形設計。本文在FPGA內不僅采用了多相濾波和多相NCO的多路并行結構進行降采樣處理,同時還利用了Altera提供的片上系統NIOS Ⅱ對波形參數控制,增加系統的靈活性。最后對設計的方案進行功能仿真,包括延時和同步性,不同帶寬,不同中心頻率以及不同信號形式,測試結果完全符合設計指標,證明了本設計模塊實現了寬帶雙通道波形輸出。本文的主要工作分為以下幾點:1、介紹了雷達信號處理的一些基本理論,并分析了DDS的工作原理和誤差模型以及中頻線性調頻信號的產生方法。2、研究了多相濾波和多相NCO的結構,在此基礎上分析驗證了多路并行結構代替內插的可行性。3、介紹了NIOS Ⅱ處理器內核,研究和分析了運用NIOS Ⅱ技術進行軟核設計開發(fā)的流程。4、提出了寬帶雙通道波形產生的基本框架結構,完成了對器件的選擇,方案的設計以及方案可行性驗證分析。5、實現了對各個軟硬件模塊進行仿真驗證,以及對整個系統的測試,包括同步性、帶寬、中心頻率和信號形式,并對結果進行了技術指標的分析。
[Abstract]:With the development of digital circuits and software radio, wideband radar signals have attracted much attention in modern radar electronic warfare because of their good target detection and recognition ability and anti-active passive interference. Moreover, the ability of wideband radar to generate frequency agility and arbitrary waveform output is required in electronic warfare. In some cases, the ability to output several different signals via multiple channels is also required. At the same time, as the key technology of radar waveform generation, DDS has been widely used. Based on programmable digital waveform generator, it has the ability of high stability, adjustable parameters and output of various waveforms. Therefore, the research of broadband dual channel waveform generation module is of great significance. After deeply studying and analyzing two different working principles and error models of DDS and three methods to generate intermediate frequency signals, a direct digital waveform synthesis technique is proposed in this paper. The waveform is designed by digital baseband digital quadrature modulation. In this paper, we not only use multi-phase filter and multi-channel parallel structure of multi-phase NCO for de-sampling processing in FPGA, but also use the on-chip system NIOS 鈪，

本文編號：1861207