本文關(guān)鍵詞：高效低功耗低并行度LDPC編碼方法　出處：《電子與信息學報》2016年09期 　論文類型：期刊論文

  更多相關(guān)文章： 差錯控制編碼 低并行度 低功耗 QC-LDPC VLSI設(shè)計

【摘要】：低密度奇偶校驗碼(LDPC)是最接近香農(nóng)極限的糾錯碼之一,具有優(yōu)良的性能且被國際通信標準組織廣泛采納為信道編碼。CCSDS推薦使用LDPC碼作為近地空間和深空探測的信道編碼方案。該文提出高效,低功耗,低并行度的LDPC編碼方法。該方法通過采用插"0"和改變循環(huán)矩陣的結(jié)構(gòu)實現(xiàn)了對CCSDS標準中推薦的校驗矩陣子矩陣大小為奇數(shù)的LDPC碼的低并行度編碼。通過分析編碼過程,提出了只對輸入信息中的"1"有效信息位進行編碼的方案,減少了編碼中移位寄存器的移位次數(shù),大幅度地降低了編碼器功耗。文中采用FPGA實現(xiàn)了(8176,7154)78LDPC碼的編碼器,結(jié)果顯示在硬件開銷略有增加的情況下,編碼功耗大幅度下降,編碼速率接近低并行度編碼方案。
[Abstract]:Low density parity check code (LDPC) is one of the most close to Shannon limit error correction code. It has excellent performance and has been widely adopted by the International Organization of Communication Standards for channel coding. CCSDS recommends the use of LDPC code as a channel coding scheme for near-Earth space and deep space exploration. In this paper, an efficient channel coding scheme is proposed. Low power consumption. LDPC coding method with low parallelism. This method is based on interpolation "0". And changing the structure of cyclic matrix to realize the low parallelism coding of LDPC codes with odd size of check matrix submatrix recommended in CCSDS standard. This paper presents a scheme of encoding only the "1" effective information bits in the input information, which reduces the shift times of the shift registers in the coding. The power consumption of the encoder is greatly reduced. In this paper, the encoder of the code is realized by FPGA, and the result shows that the hardware cost is slightly increased. The coding power consumption is greatly reduced and the coding rate is close to that of the low parallelism coding scheme.
【作者單位】： 中國科學院國家空間科學中心;中國科學院復(fù)雜航天系統(tǒng)綜合電子與信息技術(shù)重點實驗室;
【分類號】：TN911.22
【正文快照】： 1引言1962年,MIT的GALLAGER首次提出了低密度奇偶校驗碼[1](LDPC碼),但是受限于編譯碼算法的復(fù)雜性和當時的集成電路制造水平,GALLAGER博士的發(fā)現(xiàn)沒有引起人們的重視。直到1993年,法國學者BERROU等人[2]提出了具有接近Shannon極限的Turbo碼之后。劍橋大學的MACKAY等人[3]重新

【相似文獻】

相關(guān)期刊論文 前9條

1 左萬利,劉淑芬,王平,姜新雷,王洪媛,匡冶;具有最大并行度的合流性主動規(guī)則執(zhí)行模型[J];小型微型計算機系統(tǒng);2000年11期

2 汪崢,嚴洪森;產(chǎn)品開發(fā)過程并行度優(yōu)化[J];計算機集成制造系統(tǒng)-CIMS;2002年11期

3 吳宗保;關(guān)于高并行度計算機功能結(jié)構(gòu)的探討[J];計算機工程;1982年01期

4 謝列衛(wèi),邵健,程耀東;產(chǎn)品的并行開發(fā)模式及提高并行度的方法[J];機械科學與技術(shù);2001年03期

5 吳迎紅，，謝立;一種新型多目發(fā)送保序機制及實現(xiàn)[J];電子學報;1997年11期

6 張齊冰,彭穎紅;注塑模協(xié)同設(shè)計時間分配模型研究[J];制造業(yè)自動化;2003年07期

7 林一松;楊學軍;唐滔;王桂彬;徐新海;;一種基于并行度分析模型的GPU功耗優(yōu)化技術(shù)[J];計算機學報;2011年04期

8 杜建成,黃皓,陳道蓄,謝立;基于最佳并行度的任務(wù)依賴圖調(diào)度[J];軟件學報;1999年10期

9 ;[J];;年期

相關(guān)重要報紙文章 前1條

1 宋家雨;并行度、64位和穩(wěn)定性[N];網(wǎng)絡(luò)世界;2006年

相關(guān)碩士學位論文 前2條

1 鄭利明;提高任務(wù)并行度以優(yōu)化MapReduce集群資源的利用[D];上海交通大學;2015年

2 畢振興;Freescale單片機MC68HC908GR8系列測試并行度提升[D];天津大學;2007年

本文編號：1358797