本文關(guān)鍵詞：寬帶數(shù)字解調(diào)系統(tǒng)中同步技術(shù)的研究及實(shí)現(xiàn)

  更多相關(guān)文章： 數(shù)字接收機(jī) 載波同步 控制器 位同步 FPGA

【摘要】：近年來隨著通信行業(yè)的快速發(fā)展,頻譜資源日益緊張,對無線電信號(hào)的監(jiān)測與管理就顯得尤為重要。頻譜監(jiān)測接收機(jī)作為無線電信號(hào)管理的主要設(shè)備,正朝著融合高速數(shù)據(jù)傳輸、快速調(diào)制模式識(shí)別和數(shù)字解調(diào)等技術(shù)于一體的方向發(fā)展。目前,市場上僅RS、安捷倫等少數(shù)公司在頻譜監(jiān)測接收機(jī)中集成了數(shù)字解調(diào)功能,但解調(diào)時(shí)間長,監(jiān)測效率較低。因此,對頻譜監(jiān)測設(shè)備中數(shù)字解調(diào)技術(shù)進(jìn)行研究具有重要意義,而同步技術(shù)作為數(shù)字解調(diào)的關(guān)鍵技術(shù),直接決定著解調(diào)性能。本課題設(shè)計(jì)并實(shí)現(xiàn)了一種基于鎖相環(huán)原理的中頻數(shù)字解調(diào)同步系統(tǒng)。文中重點(diǎn)分析了載波同步和符號(hào)同步的技術(shù)原理,通過查閱文獻(xiàn)資料,對其實(shí)現(xiàn)方式進(jìn)行了深入研究。針對傳統(tǒng)同步系統(tǒng)穩(wěn)態(tài)相差大、同步建立時(shí)間長的缺陷,并結(jié)合實(shí)際應(yīng)用平臺(tái),本文提出了一套新的、能快速實(shí)現(xiàn)同步的系統(tǒng)方案。該系統(tǒng)方案主要由載波同步、符號(hào)同步及上位機(jī)控制器三個(gè)部分組成。其中借助上位機(jī)對底層芯片的控制功能,完成同步系統(tǒng)相關(guān)參數(shù)的計(jì)算,使FPGA在不同時(shí)刻更新同步環(huán)路中對應(yīng)的系數(shù)值,先實(shí)現(xiàn)較大穩(wěn)態(tài)相差的粗同步,然后再完成精同步。此方案不僅能夠?qū)崿F(xiàn)較大捕獲帶寬和較小穩(wěn)態(tài)相差的同步,而且還能夠應(yīng)對輸入信號(hào)碼元速率實(shí)時(shí)變化的情況。經(jīng)實(shí)驗(yàn)驗(yàn)證,在使用相同硬件資源條件下,與傳統(tǒng)同步系統(tǒng)相比,該系統(tǒng)方案能使同步建立時(shí)間縮短了5~10倍。本課題借助MATLAB仿真,從理論上驗(yàn)證了該系統(tǒng)方案的正確性;通過FPGA開發(fā)軟件及ModelSim分析工具,從實(shí)踐上驗(yàn)證了其可行性;最終在硬件平臺(tái)實(shí)際測試結(jié)果也達(dá)到了預(yù)期目標(biāo)。因此,本文設(shè)計(jì)的中頻數(shù)字解調(diào)同步系統(tǒng)具有重要的工程應(yīng)用價(jià)值。
【學(xué)位授予單位】：重慶郵電大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN911.3

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 付豪;;大規(guī)模MIMO系統(tǒng)的預(yù)編碼算法綜述[J];電訊技術(shù);2015年07期

2 Roland E.Best;Nikolay V.Kuznetsov;Gennady A.Leonov;Marat V.Yuldashev;Renat V.Yuldashev;;Simulation of Analog Costas Loop Circuits[J];International Journal of Automation & Computing;2014年06期

3 劉思源;陳建軍;張鑫;;一種全數(shù)字QPSK解調(diào)器的Matlab仿真及設(shè)計(jì)[J];南京信息工程大學(xué)學(xué)報(bào)(自然科學(xué)版);2014年03期

4 沈宙;馬忠松;;高速衛(wèi)星通信中全數(shù)字載波同步算法的研究[J];國外電子測量技術(shù);2014年04期

5 鐘鈞波;章堅(jiān)武;包建榮;;QPSK調(diào)制解調(diào)系統(tǒng)設(shè)計(jì)及FPGA實(shí)現(xiàn)[J];杭州電子科技大學(xué)學(xué)報(bào);2014年02期

6 杜勇;劉帝英;羅宇智;;基于FPGA的改進(jìn)積分型位同步環(huán)設(shè)計(jì)[J];信息技術(shù);2013年05期

7 付永明;朱江;琚瑛玨;;Gardner定時(shí)同步環(huán)路參數(shù)設(shè)計(jì)及性能分析[J];通信學(xué)報(bào);2012年06期

8 保玲;佘世剛;周毅;金玉琳;;應(yīng)用于數(shù)字鎖相環(huán)的NCO設(shè)計(jì)[J];電子設(shè)計(jì)工程;2011年14期

9 蘇文俊;王偉平;;無線電監(jiān)測網(wǎng)絡(luò)設(shè)計(jì)與應(yīng)用[J];廣東通信技術(shù);2011年07期

10 吳華明;蘇雁泳;劉愛軍;;鎖相環(huán)與鎖頻環(huán)在數(shù)字Costas環(huán)中的應(yīng)用[J];科學(xué)技術(shù)與工程;2010年19期

，

本文編號(hào)：1228050