發(fā)布時間：2017-11-11 00:30

  本文關(guān)鍵詞：基于FPGA的高速LDPC-CC譯碼器的設(shè)計與實現(xiàn)

  更多相關(guān)文章： LDPC-CC 編碼算法 譯碼器 消息存儲方案 FPGA

【摘要】：低密度奇偶校驗(LDPC)碼是一種性能卓越的糾錯碼,近年來以其逼近Shannon限的糾錯性能、低復(fù)雜度的譯碼算法和高并行度的硬件實現(xiàn)架構(gòu),引起了學(xué)術(shù)界的廣泛關(guān)注。低密度奇偶校驗卷積碼(LDPC-CC)是LDPC碼的卷積版本,近年來以其獨特的特性逐漸引起人們的關(guān)注。本論文從理論分析和硬件實現(xiàn)兩方面對LDPC-CC進行了研究,并最終完成了基于FPGA的LDPC-CC譯碼器設(shè)計與實現(xiàn)。本文首先簡單介紹了LDPC-CC的基本編碼算法,闡述了LDPC-CC的編碼結(jié)尾方案,提出了可行的編碼器實現(xiàn)結(jié)構(gòu)。其次,簡單介紹了常用的幾種軟判決譯碼算法,分析了不同消息傳遞機制的性能,仿真了不同量化方案、碼長等對性能的影響。然后,本文給出了譯碼器的整體硬件實現(xiàn)結(jié)構(gòu),闡述了消息存儲方案中的切割技術(shù)和折疊技術(shù),對寄存器和存儲器部分進行了重分配,提出了改進的存儲方案,并提出了一種新的時序策略,使得存儲器資源在原有基礎(chǔ)上減少了一半。最后,采用自頂向下的設(shè)計方法,在Kintex-7 FPGA上實現(xiàn)了譯碼器,布局布線后時鐘頻率可達200MHz,在18次迭代條件下信息吞吐量最高可達400Mbps,實測的譯碼性能損失小于0.1dB,能夠滿足系統(tǒng)要求。
【學(xué)位授予單位】：北京理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN911.22

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 范光榮;王華;匡鏡明;;信道編碼測試平臺的建立[J];北京理工大學(xué)學(xué)報;2007年02期

，

本文編號：1169058