本文關鍵詞：視頻編碼系統(tǒng)的FPGA設計與實現

  更多相關文章： H.264編碼 FPGA SOPC NiosⅡ處理器

【摘要】：數字視頻的應用越來越廣泛,視頻應用已經滲透到工業(yè)生產、日常生活、軍事作戰(zhàn)等各方面,為公共安全提供了保障。高穩(wěn)定性、低成本、可擴展性等方面具有突出優(yōu)勢的壓縮編碼技術有重要的學術研究意義與實際應用意義。高標準的視頻編碼算法十分復雜,需要大量的計算�；趥鹘y(tǒng)嵌入式處理器實現的編碼系統(tǒng),在編碼性能、視頻質量、實時性方面都無法滿足越來越高的編碼要求;利用視頻編碼芯片或數字信號處理器平臺實現的編碼系統(tǒng),雖然有較完善的編碼系統(tǒng)性能,但平臺接口的定義已經固化,可擴展性差;而基于可編程性強的FPGA平臺設計視頻編碼方案,不僅編碼性能高,而且可擴展性強。大量國內外文獻表明,視頻編碼系統(tǒng)的現場可編程門陣列(FPGA)設計與實現,在編碼性能、穩(wěn)定性、實時性等方面均能得到大幅的提升。本文深入研究了H.264視頻壓縮標準,實現了一個兼有NiosⅡ嵌入式處理器和FPGA各自特性的H.264視頻編碼器方案。本文的主要工作為:首先,研究H.264編碼的相關理論及其關鍵技術包括4×4幀內亮度預測模塊、8×8幀內色度預測模塊、16×16幀內亮度預測模塊、幀間預測模塊、4×4整數DCT變換模塊、量化模塊、4×4逆整數DCT變換、逆量化模塊、熵編碼模塊、以及去塊濾波模塊等模塊。確定實現H.264編碼的基本檔次。通過在官方制定的H.264編碼的基礎框架上經過分析與簡化,去掉了編碼算法中復雜度較高或者對編碼性能的提高影響小的算法模塊,整理出一套能夠在FPGA中適用的完整的基本檔次的H.264編碼算法。首先,在SOPC Builder開發(fā)環(huán)境中,設計并構建視頻編碼系統(tǒng)所需要的SOPC硬件系統(tǒng)平臺,主要工作是調用SOPC Builder的IP核資源并定制SOPC Builder中沒有的SD卡控制器IP核,構建了以N iosⅡ處理器為核心的SOPC硬件系統(tǒng)。然后,將H.264編碼算法加入到NiosⅡ開發(fā)環(huán)境中,并使用C語言設計相應軟硬件接口。最后,將H.264編碼算法集成到SOPC硬件系統(tǒng),結合開發(fā)板進行硬件和軟件的聯合調試驗證編碼系統(tǒng)主要模塊的功能。并使用MATLAB和H264visa軟件分析驗證編碼系統(tǒng)和編碼性能。
【關鍵詞】：H.264編碼 FPGA SOPC NiosⅡ處理器
【學位授予單位】：吉林大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN919.81
【目錄】：

• 摘要4-5
• Abstract5-10
• 第1章 緒論10-16
• 1.1 研究背景及意義10-11
• 1.2 研究現狀11-13
• 1.3 本文的研究內容以及章節(jié)安排13-16
• 第2章 背景知識介紹16-40
• 2.1 視頻編碼技術原理概述16-18
• 2.1.1 預測編碼16-17
• 2.1.2 變換編碼17
• 2.1.3 熵編碼17-18
• 2.2 H.264視頻編碼標準18-35
• 2.2.1 H.264編碼技術概述18-19
• 2.2.2 H.264編碼器的結構和原理19-21
• 2.2.3 H.264編碼的關鍵技術21-34
• 2.2.4 H.264編碼性能評估34-35
• 2.3 FPGA開發(fā)工具簡介35-38
• 2.3.1 FPGA開發(fā)板35-36
• 2.3.2 Nios Ⅱ 嵌入式軟核處理器36-38
• 2.4 本章小結38-40
• 第3章 H.264編碼標準的FPGA設計與實現40-64
• 3.1 H.264系統(tǒng)的實現方案40-43
• 3.2 SOPC系統(tǒng)平臺設計43-50
• 3.2.1 NiosⅡ處理器內核43-44
• 3.2.2 JTAG UART參數配置44
• 3.2.3 Timer IP模塊參數配置44-45
• 3.2.4 PIO IP模塊參數配置45-46
• 3.2.5 System ID IP模塊參數配置46
• 3.2.6 DDR SDRAM IP核參數配置46-47
• 3.2.7 SD卡控制器IP核47-50
• 3.3 NIOSⅡ軟件系統(tǒng)設計50-62
• 3.3.1 SD卡讀寫通信51-56
• 3.3.2 H.264算法56-62
• 3.4 系統(tǒng)集成62-63
• 3.5 本章小結63-64
• 第4章H.264編碼系統(tǒng)的仿真驗證64-76
• 4.1 H.264編碼模塊的仿真64-69
• 4.1.1 幀內預測模塊64-65
• 4.1.2 DCT變換模塊65-66
• 4.1.3 量化模塊66
• 4.1.4 反量化模塊66-67
• 4.1.5 iDCT變換模塊67-68
• 4.1.6 熵編碼模塊68-69
• 4.2 H.264編碼系統(tǒng)測試與分析69-74
• 4.2.1 H264Visa軟件69-70
• 4.2.2 系統(tǒng)編碼性能測試70-72
• 4.2.3 系統(tǒng)編碼功能測試72-74
• 4.3 本章小結74-76
• 第5章 結束語76-78
• 參考文獻78-82
• 作者簡介及在學期間取得的科研成果82-84
• 作者簡介82
• 研究成果82-84
• 致謝84

【相似文獻】

中國期刊全文數據庫 前10條

1 曹元大,韓雪來,張啟泉;基于內容的視頻編碼系統(tǒng)的設計與實現[J];北京理工大學學報;2002年04期

2 李尚慧,黃鳳崗;基于內容的視頻編碼系統(tǒng)的研究與應用[J];應用科技;2003年08期

3 唐國維,李紅,劉寶貴,路敬yN;基于對象的視頻編碼系統(tǒng)的設計[J];大慶石油學院學報;2004年06期

4 翁南釤,蔡德鈞;基于內容的視頻編碼系統(tǒng)[J];無線電工程;1999年01期

5 侯俊;方向忠;殷海濱;李繼良;;實時Motion JPEG2000視頻編碼系統(tǒng)設計[J];電視技術;2006年04期

6 卿粼波;何小海;呂瑞;;一種低編碼復雜度可分級的視頻編碼系統(tǒng)[J];光電子.激光;2011年07期

7 干宗良;齊麗娜;朱秀昌;;一種空間域Wyner-Ziv視頻編碼系統(tǒng)的性能改進算法[J];電子學報;2007年10期

8 杜斐;田澤;許宏杰;盧俊;;一種高效的視頻編碼系統(tǒng)存儲器接口的驗證[J];計算機技術與發(fā)展;2014年04期

9 章勇,周峰,姚慶棟;視頻編碼系統(tǒng)模擬軟件包的設計研究[J];電路與系統(tǒng)學報;1998年01期

10 范建平,干福熹,張立明,忻鼎稼;基于結構分割的自適應MPEG-I視頻編碼系統(tǒng)[J];通信學報;1997年08期

中國重要會議論文全文數據庫 前1條

1 房勝;李深遠;張民;梁永全;傅游;;分布式視頻編碼系統(tǒng)解碼復雜度研究[A];第二屆和諧人機環(huán)境聯合學術會議(HHME2006)——第15屆中國多媒體學術會議(NCMT'06)論文集[C];2006年

中國博士學位論文全文數據庫 前1條

1 蔣偉;圖像編碼中率失真優(yōu)化算法的研究[D];上海交通大學;2008年

中國碩士學位論文全文數據庫 前10條

1 王曉靜;視頻編碼系統(tǒng)的FPGA設計與實現[D];吉林大學;2016年

2 梁玉慧;聯通運營商視頻編碼系統(tǒng)的分析與設計[D];北京郵電大學;2011年

3 劉虎威;分布式視頻編碼系統(tǒng)的實現[D];北京郵電大學;2011年

4 劉海華;基于分布式視頻編碼系統(tǒng)的解碼算法研究[D];西安電子科技大學;2011年

5 惠超;無反饋分布式視頻編碼系統(tǒng)研究[D];西安電子科技大學;2014年

6 紀小明;高效視頻編碼系統(tǒng)研究與硬件實現[D];西安電子科技大學;2004年

7 羅錦球;基于網絡帶寬自適應的視頻編碼系統(tǒng)的研究與實現[D];華南理工大學;2010年

8 顏學究;基于TMS320DM6467的視頻編碼系統(tǒng)研究與實現[D];重慶大學;2012年

9 雷彪;基于TMS320DM6446的視頻編碼系統(tǒng)研究與實現[D];西南交通大學;2010年

10 王行行;基于TMS320DM8168的視頻編碼系統(tǒng)研究與實現[D];西安電子科技大學;2014年

，

本文編號：1126394