本文關(guān)鍵詞：機(jī)載SAR高分辨率成像算法的FPGA處理技術(shù)研究

  更多相關(guān)文章： SAR 去斜率信號 極坐標(biāo)格式算法 FPGA DDR3 PCIe

【摘要】：合成孔徑雷達(dá)(SAR)是高分辨率成像雷達(dá),具有傳統(tǒng)光學(xué)成像與紅外遙感沒有的全天候與全天時(shí)工作的特點(diǎn),并且能夠穿透遮蔽物,改變了傳統(tǒng)雷達(dá)單純探測目標(biāo)位置的方式,并具有獲取目標(biāo)圖像的能力,從而能夠獲得更多的目標(biāo)信息,有利于進(jìn)行目標(biāo)識別,在戰(zhàn)場偵察,環(huán)境監(jiān)測、應(yīng)急救援等領(lǐng)域具有重要作用。SAR主要搭載在衛(wèi)星與較大型的飛機(jī)上,該系統(tǒng)不但組成復(fù)雜、成本高,而且重量與體積都較大,成為在小型飛行平臺上應(yīng)用的瓶頸。而隨著國內(nèi)外輕小型飛機(jī)、無人飛行器的快速發(fā)展,在其上搭載微型SAR成像處理系統(tǒng)逐漸受到廣泛關(guān)注,而小型飛行平臺的SAR成像處理系統(tǒng)迫切需要解決體積、重量、功耗、實(shí)時(shí)處理等問題。要搭建微型SAR成像處理系統(tǒng),需要選擇處理流程簡潔且適合硬件實(shí)現(xiàn)的算法。極坐標(biāo)格式算法(PFA)在正側(cè)視情況下可以采用基于PCS的尺度變換方式,以簡單的復(fù)數(shù)運(yùn)算與FFT變換取代兩維插值運(yùn)算,簡化了算法。FPGA硬件可編程、高度并行處理等特點(diǎn),使得它在高速率、大數(shù)據(jù)量處理的場合中被廣泛使用,因此選擇FPGA實(shí)現(xiàn)SAR算法成為目前微型SAR成像處理系統(tǒng)研究的熱點(diǎn)。本文一共有五章,各章節(jié)主要內(nèi)容如下所述:論文第一章首先介紹了SAR的背景知識,然后回顧了國內(nèi)外微型SAR研究的歷程,介紹了FPGA器件的相關(guān)技術(shù)。闡述了在微型SAR成像處理系統(tǒng)中,利用FPGA實(shí)現(xiàn)極坐標(biāo)格式算法的意義。最后給出了文章的主要內(nèi)容與文章結(jié)構(gòu)。論文第二章首先介紹了去斜率信號的特點(diǎn),然后分別介紹了利用插值方式與基于PCS的尺度變換方式實(shí)現(xiàn)極坐標(biāo)格式算法的原理,并給出了各自點(diǎn)目標(biāo)的仿真結(jié)果。最后指出在硬件實(shí)現(xiàn)極坐標(biāo)格式算法過程中,從處理效率角度出發(fā),基于PCS的極坐標(biāo)格式算法更適合硬件實(shí)現(xiàn)。論文第三章從SAR信號實(shí)時(shí)處理的角度出發(fā),結(jié)合PFA處理流程與FPGA硬件技術(shù)進(jìn)行考慮,為節(jié)省硬件資源與提升數(shù)據(jù)處理效率,系統(tǒng)設(shè)計(jì)了PFA算法處理模塊、DDR3讀寫轉(zhuǎn)置模塊、PCIe傳輸模塊。然后給出各個模塊的具體設(shè)計(jì),相應(yīng)的模塊還對處理效率、處理誤差進(jìn)行了分析。論文第四章是系統(tǒng)的整體設(shè)計(jì)與數(shù)據(jù)分析,采用VC707評估板作為硬件開發(fā)平臺,結(jié)合上位機(jī)、DDR3 SDRAM等軟硬件資源,編寫算法的控制邏輯。輸入8192*8192大小的去斜率信號到設(shè)計(jì)的系統(tǒng)中,通過比對FPGA與MATLAB的處理結(jié)果驗(yàn)證設(shè)計(jì)的可行性。論文第五章對文中研究的內(nèi)容進(jìn)行總結(jié)說明,并提出設(shè)計(jì)需要改進(jìn)的地方與接下來的研究方向。
【關(guān)鍵詞】：SAR 去斜率信號 極坐標(biāo)格式算法 FPGA DDR3 PCIe
【學(xué)位授予單位】：南京航空航天大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN957.52
【目錄】：

• 摘要4-5
• Abstract5-12
• 注釋表12-13
• 縮略詞13-15
• 第一章 緒論15-20
• 1.1 引言15
• 1.2 微型SAR簡介15-17
• 1.2.1 合成孔徑雷達(dá)簡介15
• 1.2.2 脈沖體制的微型SAR的發(fā)展15-16
• 1.2.3 連續(xù)波體制微型SAR的發(fā)展16
• 1.2.4 國內(nèi)微型SAR研究現(xiàn)狀16-17
• 1.3 FPGA技術(shù)簡介17-18
• 1.4 本文主要工作及結(jié)構(gòu)18-20
• 第二章 去斜率信號的極坐標(biāo)格式算法實(shí)現(xiàn)20-34
• 2.1 引言20
• 2.2 去斜率信號簡介20-23
• 2.3 基于插值的極坐標(biāo)格式算法23-28
• 2.3.1 正側(cè)視情況24-25
• 2.3.2 斜視情況25
• 2.3.3 點(diǎn)目標(biāo)仿真25-28
• 2.4 基于PCS的極坐標(biāo)格式算法28-33
• 2.4.1 chirp scaling原理28-29
• 2.4.2 距離向處理29-31
• 2.4.3 方位向處理31-32
• 2.4.4 點(diǎn)目標(biāo)仿真32-33
• 2.5 本章小結(jié)33-34
• 第三章 基于FPGA的系統(tǒng)子模塊設(shè)計(jì)34-72
• 3.1 引言34
• 3.2 算法處理模塊34-46
• 3.2.1 雷達(dá)參數(shù)計(jì)算模塊34-39
• 3.2.2 參考距離補(bǔ)償模塊39-41
• 3.2.3 距離向處理模塊41
• 3.2.4 方位向處理模塊41
• 3.2.5 距離向IFFT與取模模塊41
• 3.2.6 FFT時(shí)分復(fù)用模塊41-46
• 3.2.7 回波緩存模塊46
• 3.3 DDR3轉(zhuǎn)置模塊46-60
• 3.3.1 存儲器件選型46-49
• 3.3.2 MIG控制器49-51
• 3.3.3 二維轉(zhuǎn)置方案51-56
• 3.3.4 連續(xù)/轉(zhuǎn)置讀寫模塊56-60
• 3.4 PCIe傳輸模塊60-71
• 3.4.1 數(shù)據(jù)接口選擇60-62
• 3.4.2 PCIe協(xié)議及接口介紹62-69
• 3.4.3 PCIe接口模塊實(shí)現(xiàn)69-71
• 3.5 本章小結(jié)71-72
• 第四章 FPGA系統(tǒng)設(shè)計(jì)與數(shù)據(jù)處理結(jié)果分析72-80
• 4.1 引言72
• 4.2 FPGA系統(tǒng)設(shè)計(jì)72-77
• 4.2.1 硬件平臺介紹72-74
• 4.2.2 系統(tǒng)整體架構(gòu)74-75
• 4.2.3 處理流程控制75-77
• 4.3 數(shù)據(jù)分析77-79
• 4.3.1 資源利用率77
• 4.3.2 實(shí)測數(shù)據(jù)處理77-79
• 4.4 本章小結(jié)79-80
• 第五章 結(jié)束語80-82
• 參考文獻(xiàn)82-85
• 致謝85-86
• 在學(xué)期間的研究成果及發(fā)表的學(xué)術(shù)論文86

【相似文獻(xiàn)】

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 丁勇;機(jī)載SAR高分辨率成像算法的FPGA處理技術(shù)研究[D];南京航空航天大學(xué);2016年

，

本文編號：1100886