本文關(guān)鍵詞：高性能分段曲率補(bǔ)償帶隙基準(zhǔn)電壓源的設(shè)計(jì)

  更多相關(guān)文章： 帶隙基準(zhǔn) 分段曲率補(bǔ)償 溫度系數(shù) 電源抑制比

【摘要】：基準(zhǔn)源是DC/DC轉(zhuǎn)換器、AC/DC轉(zhuǎn)換器、充電保護(hù)芯片、LED驅(qū)動(dòng)、線性穩(wěn)壓器、PWM調(diào)制器等常見(jiàn)的電源管理芯片中不可缺少的模塊。它為電源管理芯片中的其他模塊提供參考電壓,基準(zhǔn)源的精度、穩(wěn)定性等性能將會(huì)直接影響到芯片的性能,因此設(shè)計(jì)高性能的基準(zhǔn)源顯得尤為重要。低電源電壓、低溫漂、高電源抑制比、低功耗是目前基準(zhǔn)源研究的熱點(diǎn)。帶隙基準(zhǔn)源是各種基準(zhǔn)源架構(gòu)中研究成熟使用廣泛的一種基準(zhǔn)拓?fù)浣Y(jié)構(gòu)。鑒于此,本文將對(duì)低溫漂、高性能的帶隙基準(zhǔn)進(jìn)行研究設(shè)計(jì)。本文從雙極型晶體管入手介紹了帶隙基準(zhǔn)電壓的產(chǎn)生原理,分析了Kuijk、Widlar、 Brokaw、Banba等幾種傳統(tǒng)的帶隙基準(zhǔn)結(jié)構(gòu)。并研究了帶隙電壓的高階溫度特性,分析了幾種常見(jiàn)的高階溫度補(bǔ)償策略。在此基礎(chǔ)上,設(shè)計(jì)了一種基于傳統(tǒng)Kuijk帶隙基準(zhǔn)結(jié)構(gòu)的高性能帶隙基準(zhǔn)。推導(dǎo)分析了電源抑制比與高性能運(yùn)放之間的關(guān)系,設(shè)計(jì)了ˉ種具有高增益和高電源抑制比的兩級(jí)運(yùn)放。給出了一種分段曲率補(bǔ)償方案,通過(guò)利用CTAT電壓和PTAT電壓的溫度特性以及MOS的亞閡值特性,在低溫和高溫時(shí)產(chǎn)生曲率補(bǔ)償電壓對(duì)基準(zhǔn)電壓進(jìn)行了分段曲率補(bǔ)償。使用HSPICE仿真軟件對(duì)帶隙基準(zhǔn)電路進(jìn)行了仿真驗(yàn)證,所采用的工藝模型為UMC 0.25μm BCD。仿真結(jié)果表明溫度在-40℃-125℃的范圍內(nèi),補(bǔ)償前的基準(zhǔn)溫度系數(shù)為13.7ppm/℃,補(bǔ)償后的溫度系數(shù)為2.8ppm/℃;低頻時(shí)的電源抑制比為ˉ91.2dB；線性調(diào)整率為24.57μV／V；基準(zhǔn)環(huán)路的低頻開(kāi)環(huán)增益為64.6dB，，,相位裕度為83°；靜態(tài)功耗電流為9.2μA。從仿真結(jié)果看出,分段曲率補(bǔ)償后的基準(zhǔn)電壓溫度系數(shù)明顯降低。此外,在電源抑制比、線性調(diào)整率、功耗等方面,本文所提出的帶隙基準(zhǔn)電路都具有一定的優(yōu)勢(shì)。
【關(guān)鍵詞】：帶隙基準(zhǔn) 分段曲率補(bǔ)償 溫度系數(shù) 電源抑制比
【學(xué)位授予單位】：西南交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN402;TN86
【目錄】：

• 摘要6-7
• Abstract7-11
• 第1章 緒論11-16
• 1.1 研究背景與意義11-12
• 1.2 基準(zhǔn)電路的現(xiàn)狀和發(fā)展趨勢(shì)12-14
• 1.3 本文的主要工作14-16
• 第2章 帶隙基準(zhǔn)的理論研究16-39
• 2.1 帶隙基準(zhǔn)的理論基礎(chǔ)16-20
• 2.1.1 BJT和負(fù)溫度電壓16-18
• 2.1.2 正溫度系數(shù)電壓的產(chǎn)生18-19
• 2.1.3 帶隙基準(zhǔn)電壓的產(chǎn)生19-20
• 2.2 帶隙基準(zhǔn)的結(jié)構(gòu)20-24
• 2.2.1 Kuijk帶隙基準(zhǔn)源20-21
• 2.2.2 Widlar帶隙基準(zhǔn)源21-22
• 2.2.3 Brokaw帶隙基準(zhǔn)源22-23
• 2.2.4 Banba帶隙基準(zhǔn)23-24
• 2.3 帶隙基準(zhǔn)的性能指標(biāo)24-26
• 2.4 帶隙基準(zhǔn)的性能研究26-38
• 2.4.1 帶隙基準(zhǔn)中運(yùn)放失調(diào)的分析26-28
• 2.4.2 帶隙基準(zhǔn)溫度補(bǔ)償?shù)姆治?/span>28-38
• 2.5 本章小結(jié)38-39
• 第3章 高性能帶隙基準(zhǔn)設(shè)計(jì)39-64
• 3.1 啟動(dòng)和偏置電路的設(shè)計(jì)40-41
• 3.2 核心電路的設(shè)計(jì)41-45
• 3.2.1 基準(zhǔn)電壓的產(chǎn)生42-43
• 3.2.2 帶隙基準(zhǔn)PSRR分析43-45
• 3.3 運(yùn)放電路的設(shè)計(jì)45-57
• 3.3.1 開(kāi)環(huán)頻率特性分析46-49
• 3.3.2 電源抑制比分析49-55
• 3.3.3 運(yùn)放仿真結(jié)果55-57
• 3.4 補(bǔ)償電路的設(shè)計(jì)57-63
• 3.5 本章小結(jié)63-64
• 第4章 高性能帶隙基準(zhǔn)的仿真和分析64-70
• 4.1 帶隙基準(zhǔn)的瞬態(tài)響應(yīng)64-65
• 4.2 帶隙基準(zhǔn)電壓的溫度特性65-66
• 4.3 電源抑制比66-67
• 4.4 線性調(diào)整率67
• 4.5 環(huán)路穩(wěn)定性67-69
• 4.6 本章小結(jié)69-70
• 結(jié)論與展望70-72
• 致謝72-73
• 參考文獻(xiàn)73-77
• 攻讀碩士學(xué)位期間發(fā)表的論文77

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前3條

1 毛靜文;陳廷乾;陳誠(chéng);任俊彥;楊勵(lì);;低電壓基準(zhǔn)電壓源(英文)[J];復(fù)旦學(xué)報(bào)(自然科學(xué)版);2006年01期

2 任明巖;;RF電路中LDO電源抑制比和噪聲的選擇[J];電子產(chǎn)品世界;2006年21期

3 ;[J];;年期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前9條

1 李睿;高性能分段曲率補(bǔ)償帶隙基準(zhǔn)電壓源的設(shè)計(jì)[D];西南交通大學(xué);2016年

2 李亮;低噪聲高電源抑制比片上LDO的研究與設(shè)計(jì)[D];電子科技大學(xué);2016年

3 郭銘強(qiáng);高精度片上電源的研究與實(shí)現(xiàn)[D];復(fù)旦大學(xué);2014年

4 袁瑩瑩;一種低壓差線性穩(wěn)壓器的設(shè)計(jì)[D];吉林大學(xué);2010年

5 戚忠雪;一種基于0.18μm工藝的LDO的設(shè)計(jì)[D];吉林大學(xué);2013年

6 王磊;一種高性能的低壓差線性穩(wěn)壓器設(shè)計(jì)[D];電子科技大學(xué);2011年

7 楊帆;低噪聲低功耗LDO的研究與設(shè)計(jì)[D];暨南大學(xué);2011年

8 付秀蘭;高性能CMOS低壓差線性穩(wěn)壓器的設(shè)計(jì)[D];合肥工業(yè)大學(xué);2009年

9 張宏杰;全片上集成的線性穩(wěn)壓器的研究與設(shè)計(jì)[D];浙江大學(xué);2010年

本文編號(hào)：1074893