本文關(guān)鍵詞：基于FPGA的雙攝像頭HDMI視頻系統(tǒng)的設(shè)計(jì)與研究

  更多相關(guān)文章： SOPC 雙攝像頭 FPGA 鄰域平均法 HDMI

【摘要】：在人們?nèi)粘Ｉ詈凸I(yè)生產(chǎn)中,視頻監(jiān)控系統(tǒng)憑借其準(zhǔn)確、直觀、及時(shí)和信息量豐富等優(yōu)點(diǎn)被廣泛的應(yīng)用于安防監(jiān)控、交通監(jiān)測(cè)、衛(wèi)星遙感、公共安全、遠(yuǎn)程控制、人工智能等相關(guān)領(lǐng)域。但是,傳統(tǒng)的模擬和半數(shù)字半模擬的視頻監(jiān)控系統(tǒng)的監(jiān)控質(zhì)量越來(lái)越不能滿足人們的要求。人們更喜歡多角度、高清晰的有聲視頻監(jiān)控系統(tǒng),對(duì)于人們的這些要求也促使視頻監(jiān)控系統(tǒng)朝著集成化、網(wǎng)絡(luò)化、智能化、數(shù)字化的方向發(fā)展。本文針對(duì)已有的視頻監(jiān)控系統(tǒng)現(xiàn)狀和現(xiàn)階段涌現(xiàn)的新技術(shù)、新思想,提出了基于FPGA的雙攝像頭HDMI視頻系統(tǒng)的設(shè)計(jì)與研究。本文提出的視頻監(jiān)控系統(tǒng)有別于傳統(tǒng)的FPGA視頻監(jiān)控系統(tǒng),它是在FPGA內(nèi)實(shí)現(xiàn)傳統(tǒng)的硬件系統(tǒng)開(kāi)發(fā)和SOPC片上系統(tǒng)相結(jié)合的設(shè)計(jì)方案,同時(shí)利用算法級(jí)開(kāi)發(fā)工具DSP Builder軟件與數(shù)學(xué)分析工具M(jìn)ATLAB軟件相結(jié)合提供算法支持。視頻采集端采用經(jīng)濟(jì)實(shí)惠且不多占空間的CMOS攝像頭,這樣的設(shè)計(jì)不僅有利于產(chǎn)品的普及,而且更有利于獲得高清晰的數(shù)字視頻圖像;視頻顯示端采用逐漸普及的HDMI端口顯示器,HDMI端口不僅只需要單個(gè)線纜就可以實(shí)現(xiàn)圖像和聲音的傳輸,而且有利于數(shù)字視頻信號(hào)在顯示器上高清顯示,并且有利于避免多次數(shù)模轉(zhuǎn)換造成視頻信號(hào)的損失,從而實(shí)現(xiàn)高清晰的有聲視頻監(jiān)控。軟件系統(tǒng)的實(shí)現(xiàn)則是在Nios II集成開(kāi)發(fā)環(huán)境中完成的。軟件系統(tǒng)和Qsys系統(tǒng)集成工具相結(jié)合實(shí)現(xiàn)了對(duì)指示燈以及HDMI驅(qū)動(dòng)模塊的控制,同時(shí)實(shí)現(xiàn)了多分辨率的在線可調(diào)。在綜合性開(kāi)發(fā)軟件Quartus II中,采用硬件描述語(yǔ)言Verilog HDL和IP核復(fù)用技術(shù),完成對(duì)FPGA芯片的內(nèi)部開(kāi)發(fā)與設(shè)計(jì)。FPGA內(nèi)需要搭建的主要模塊有:I2C接口時(shí)序邏輯、I2C寫(xiě)數(shù)據(jù)邏輯以及存儲(chǔ)數(shù)據(jù)的片內(nèi)ROM主要實(shí)現(xiàn)對(duì)雙攝像頭寄存器的初始和配置;視頻采集邏輯、時(shí)鐘域變換FIFO以及DDR2寫(xiě)緩存FIFO主要用來(lái)實(shí)現(xiàn)對(duì)視頻圖像的采集和緩存;DDR2控制器IP核用來(lái)實(shí)現(xiàn)對(duì)DDR2 SDRAM存儲(chǔ)器的控制;SOPC片上系統(tǒng)模塊。SOPC片上系統(tǒng)是在Qsys系統(tǒng)集成工具中完成搭建的,除了一些標(biāo)準(zhǔn)組件的調(diào)用,還自定義了HDMI顯示模式控制組件、HDMI發(fā)送器初始化控制組件以及改進(jìn)后的鄰域平均法視頻增強(qiáng)組件。本文在整個(gè)視頻監(jiān)控系統(tǒng)搭建完成后,除了對(duì)相關(guān)組件模塊進(jìn)行了仿真驗(yàn)證,還對(duì)視頻監(jiān)控系統(tǒng)的清晰度和流暢性進(jìn)行了測(cè)試。
【關(guān)鍵詞】：SOPC 雙攝像頭 FPGA 鄰域平均法 HDMI
【學(xué)位授予單位】：蘭州交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN948.6
【目錄】：

• 摘要4-5
• Abstract5-10
• 1 緒論10-14
• 1.1 研究背景和意義10-11
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀11-12
• 1.2.1 視頻監(jiān)控系統(tǒng)的發(fā)展與現(xiàn)狀11-12
• 1.2.2 HDMI的發(fā)展與應(yīng)用12
• 1.2.3 視頻采集、處理與顯示的難點(diǎn)12
• 1.3 論文結(jié)構(gòu)12-14
• 2 視頻采集顯示系統(tǒng)及FPGA技術(shù)14-35
• 2.1 CMOS數(shù)字圖像傳感器14-18
• 2.1.1 CMOS數(shù)字圖像傳感器的簡(jiǎn)介14
• 2.1.2 CMOS數(shù)字圖像傳感器MT9D111功能14-16
• 2.1.3 CMOS數(shù)字圖像傳感器MT9D111的組成和性能參數(shù)16
• 2.1.4 CMOS數(shù)字圖像傳感器MT9D111的工作原理16-18
• 2.2 FPGA技術(shù)18-23
• 2.2.1 FPGA簡(jiǎn)介及Cyclone IV系列器件概述18-20
• 2.2.2 FPGA集成開(kāi)發(fā)環(huán)境Quartus Ⅱ20-22
• 2.2.3 基于FPGA的Qsys技術(shù)22-23
• 2.2.4 Altera IP核技術(shù)23
• 2.3 HDMI技術(shù)及其驅(qū)動(dòng)芯片23-28
• 2.3.1 HDMI基本簡(jiǎn)介23-24
• 2.3.2 HDMI工作原理24-25
• 2.3.3 TMDS差分傳動(dòng)技術(shù)25-26
• 2.3.4 ADV7513高清多媒體接口發(fā)送器26-28
• 2.4 DSP Builder算法級(jí)設(shè)計(jì)工具28-29
• 2.5 圖像增強(qiáng)算法的FPGA實(shí)現(xiàn)29-34
• 2.5.1 鄰域平均法原理29-30
• 2.5.2 DSP Builder中的算法模型的硬件實(shí)現(xiàn)30-33
• 2.5.3 圖像增強(qiáng)算法模型仿真驗(yàn)證33-34
• 2.6 本章小結(jié)34-35
• 3 視頻采集顯示系統(tǒng)的硬件設(shè)計(jì)及實(shí)現(xiàn)35-66
• 3.1 硬件電路設(shè)計(jì)35-45
• 3.1.1 Avalon-MM總線的介紹35-37
• 3.1.2 FPGA核心板電路設(shè)計(jì)37-39
• 3.1.3 攝像頭視頻采集電路設(shè)計(jì)39-41
• 3.1.4 HDMI控制器電路設(shè)計(jì)41-43
• 3.1.5 硬件電路總體架構(gòu)43-45
• 3.2 系統(tǒng)硬件描述語(yǔ)言總體結(jié)構(gòu)45-47
• 3.3 系統(tǒng)復(fù)位與時(shí)鐘電路的設(shè)計(jì)及實(shí)現(xiàn)47-50
• 3.3.1 PLL硬核IP功能47
• 3.3.2 PLL硬核IP例化47-48
• 3.3.3 時(shí)鐘與復(fù)位電路的設(shè)計(jì)48-50
• 3.4 雙攝像頭視頻采集模塊的設(shè)計(jì)50-55
• 3.4.1 攝像頭初始化數(shù)據(jù)的配置和例化50-51
• 3.4.2 攝像頭初始化數(shù)據(jù)的讀取接口模塊設(shè)計(jì)51-52
• 3.4.3 攝像頭I~2C接口配置模塊設(shè)計(jì)與實(shí)現(xiàn)52-53
• 3.4.4 視頻采集數(shù)據(jù)的時(shí)鐘域變換與緩存硬件設(shè)計(jì)53-55
• 3.5 DDR2橋接與控制模塊電路設(shè)計(jì)55-59
• 3.5.1 DDR2橋接模塊FIFO例化55-58
• 3.5.2 DDR2控制器電路設(shè)計(jì)58-59
• 3.6 Qsys系統(tǒng)的搭建59-62
• 3.6.1 HDMI發(fā)送器芯片控制器Qsys組件設(shè)計(jì)59-60
• 3.6.2 視頻增強(qiáng)協(xié)處理器Qsys組件設(shè)計(jì)60-61
• 3.6.3 Qsys系統(tǒng)的搭建61-62
• 3.7 HDMI驅(qū)動(dòng)模塊設(shè)計(jì)62-64
• 3.8 Quarus Ⅱ中硬件系統(tǒng)的搭建與外部引腳配置64-65
• 3.9 本章小結(jié)65-66
• 4 視頻采集顯示系統(tǒng)的軟件平臺(tái)搭建與實(shí)現(xiàn)66-69
• 4.1 Nios Ⅱ集成開(kāi)發(fā)環(huán)境概述66-67
• 4.2 Nios Ⅱ集成開(kāi)發(fā)環(huán)境開(kāi)發(fā)流程67-68
• 4.3 軟件函數(shù)的編寫(xiě)68
• 4.4 本章小結(jié)68-69
• 5 系統(tǒng)的調(diào)試與驗(yàn)證69-72
• 5.1 硬件電路板的裝配69
• 5.2 軟硬件系統(tǒng)的下載與調(diào)試69-70
• 5.3 系統(tǒng)的最終實(shí)現(xiàn)70-71
• 5.4 本章小結(jié)71-72
• 結(jié)論72-73
• 致謝73-74
• 參考文獻(xiàn)74-75

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前5條

1 黨風(fēng)順;;2015年視頻監(jiān)控市場(chǎng)發(fā)展特點(diǎn)及未來(lái)展望[J];中國(guó)安防;2015年24期

2 鄭海林;杜博;李勇;;基于ADV7513的HDMI視頻源設(shè)計(jì)[J];信息化研究;2015年04期

3 劉廣法;胡曉吉;;基于TMDS差分技術(shù)的VGA長(zhǎng)線傳輸系統(tǒng)研究與設(shè)計(jì)[J];計(jì)算機(jī)工程與設(shè)計(jì);2011年06期

4 楊鑫;徐偉俊;陳先勇;夏宇聞;;Avalon總線最新接口標(biāo)準(zhǔn)綜述[J];中國(guó)集成電路;2007年11期

5 于海;樊曉椏;;基于FPGA異步FIFO的研究與實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2007年03期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前8條

1 余昌勝;基于FPGA與DDR2的視頻轉(zhuǎn)換系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)[D];西安電子科技大學(xué);2014年

2 彭春雷;高清數(shù)字電教節(jié)目制作系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];湖南大學(xué);2013年

3 馬清勇;片上網(wǎng)絡(luò)（NoC）互連技術(shù)研究[D];電子科技大學(xué);2013年

4 閆志紅;基于ARM9的HDMI接口設(shè)計(jì)[D];山東大學(xué);2012年

5 呂蘇誼;基于FPGA的雙攝像頭實(shí)時(shí)圖像檢測(cè)系統(tǒng)[D];昆明理工大學(xué);2011年

6 徐洪濤;HDMI高速數(shù)據(jù)傳輸研究與設(shè)計(jì)[D];西安電子科技大學(xué);2009年

7 趙磊;基于FPGA的圖像增強(qiáng)技術(shù)的實(shí)現(xiàn)[D];昆明理工大學(xué);2008年

8 楊寧;基于FPGA的視頻圖像處理系統(tǒng)[D];大連海事大學(xué);2008年

，

本文編號(hào)：1014014