隨著通信速率的不斷增加,信道非理想性對數(shù)據傳輸?shù)挠绊懸嘤l(fā)嚴重。尤其是隨著400G以太網標準的提出,單個通路的速率將達到50Gb/s以上,導致信道帶寬難以滿足傳統(tǒng)NRZ信號的需求。具有四個電平的四階脈沖幅度調制(PAM4)信號,由于每個符號包含了兩比特信息,因此在相同的速率下PAM4信號所需信道帶寬僅為NRZ信號的一半,使其在超高速串行鏈路通信系統(tǒng)中得到了廣泛的應用。本文研究了基于PAM4信號的高速SerDes接收電路的設計與實現(xiàn)。首先建立了高速PAM4串行通信鏈路的IBIS-AMI模型,并通過仿真分析了信道非理想性對數(shù)據傳輸?shù)挠绊�。在此基礎上采用65nm CMOS工藝設計了40Gb/s的PAM4信號接收機,其中包括連續(xù)時間線性均衡器(CTLE)、3電平判決器、PAM4解碼器和時鐘恢復電路(CDR)等關鍵模塊。CTLE電路采用源極電容退化技術,拓展了電路帶寬。針對PAM4信號設計的3電平判決器由一個電平移位放大器和限幅放大器構成,可將PAM4信號眼圖3個眼睛的中心分別移動到0電平處進行限幅放大,并生成對應的溫度計碼。最后,PAM4解碼器將溫度計碼解碼還原成兩路20Gb/s的NRZ信號。本...

【文章頁數(shù)】：69 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第1章 緒論
    1.1 課題背景與意義
    1.2 國內外研究現(xiàn)狀
    1.3 論文研究內容
第2章 基于PAM4信號的高速串行通信
    2.1 高速串行通信系統(tǒng)常用碼型
        2.1.1 NRZ碼
        2.1.2 雙二進制碼（Doubinary）
        2.1.3 PAM4
        2.1.4 PAM4信號在高速以太網和相干光通信中的應用
    2.2 信道的非理想特性
        2.2.1 頻率相關損耗
        2.2.2 反射
        2.2.3 串擾
        2.2.4 噪聲
        2.2.5 碼間干擾
    2.3 信道均衡與時鐘恢復
        2.3.1 均衡原理
        2.3.2 時鐘恢復原理
        2.3.3 CDR的性能指標
    2.4 本章小節(jié)
第3章 PAM4信號接收端電路結構設計
    3.1 PAM4接收電路結構設計
        3.1.1 基于ADC的PAM4接收電路
        3.1.2 基于電平移位的PAM4接收電路
    3.2 CDR電路結構分析
        3.2.1 基于相位選擇的CDR結構
        3.2.2 基于PLL的CDR電路
        3.2.3 基于DLL的CDR電路
    3.3 PAM4高速串行鏈路的建模與仿真
        3.3.1 PAM4傳輸鏈路IBIS-AMI模型的建立
        3.3.2 ADS仿真
        3.3.3 仿真結果分析
    3.4 本章小節(jié)
第4章 40Gb/s PAM4信號接收端電路設計
    4.1 總體結構
    4.2 CTLE設計
        4.2.1 并聯(lián)電感峰化技術
        4.2.2 源極電容退化技術
    4.3 三電平判決器的設計
        4.3.1 電平移位放大器設計
        4.3.2 限幅放大器設計
    4.4 時鐘恢復電路設計
        4.4.1 PLL型CDR電路的環(huán)路分析
        4.4.2 鑒相器設計
        4.4.3 V/I轉換器及低通濾波器設計
        4.4.4 壓控振蕩器設計
        4.4.5 緩沖器設計
    4.5 PAM4解碼電路設計
    4.6 系統(tǒng)前仿真
    4.7 本章小節(jié)
第5章 PAM4信號接收端電路的版圖設計及后仿真
    5.1 版圖設計要點
        5.1.1 版圖設計流程
        5.1.2 版圖設計注意事項
    5.2 40Gb/s PAM4信號接收端電路版圖
    5.3 系統(tǒng)后仿真
    5.4 本章小節(jié)
第6章 總結與展望
參考文獻
攻讀碩士學位期間發(fā)表的論文
致謝



本文編號：4014255