本文選題：概率計(jì)算 + 數(shù)字信號(hào)處理��； 參考：《電子科技大學(xué)》2014年博士論文

【摘要】：隨著信息技術(shù)的發(fā)展,人們對(duì)數(shù)據(jù)的需求也日益增長(zhǎng),人類將逐步跨入大數(shù)據(jù)時(shí)代,而作為大數(shù)據(jù)時(shí)代的一個(gè)重要支撐就是無(wú)線通信技術(shù)。伴隨著通信業(yè)務(wù)量的爆發(fā)式增長(zhǎng),未來(lái)無(wú)線通信系統(tǒng)將以有限的頻譜資源支持復(fù)雜的數(shù)據(jù)傳輸、交換與處理,無(wú)線通信系統(tǒng)的算法也將更加復(fù)雜。因此,基于無(wú)線通信數(shù)字信號(hào)處理(Digital Signal Processing,DSP)的超大規(guī)模集成電路(Very Large Scale Integration,VLSI)設(shè)計(jì)和實(shí)現(xiàn)將面臨著高速、高復(fù)雜度、高功耗等技術(shù)挑戰(zhàn)。特別是當(dāng)面向綠色通信系統(tǒng)時(shí),如何將未來(lái)超高復(fù)雜度的通信算法在可接受的硅片面積及功耗條件下進(jìn)行實(shí)現(xiàn),將是一個(gè)重大的研究熱點(diǎn)和挑戰(zhàn)。本文以未來(lái)無(wú)線通信中基帶信號(hào)處理的實(shí)現(xiàn)技術(shù)為主要研究對(duì)象,以高速、低復(fù)雜度、低功耗通信信號(hào)DSP系統(tǒng)VLSI實(shí)現(xiàn)方法為切入點(diǎn),提出了一種基于概率計(jì)算的通信信號(hào)處理VLSI實(shí)現(xiàn)方法和結(jié)構(gòu)。包括基本的計(jì)算單元、信號(hào)處理單元、信道譯碼器、多天線(Multiple-Input Multiple-Output,MIMO)檢測(cè)器及迭代接收架構(gòu)等幾個(gè)方面。本論文的主要?jiǎng)?chuàng)新點(diǎn)包括:1.針對(duì)目前傳統(tǒng)概率計(jì)算的延時(shí)大、精度差的問(wèn)題,提出了高性能的概率基本計(jì)算單元。包括加、減、乘、除等基本運(yùn)算。所設(shè)計(jì)概率基本計(jì)算單元不僅在傳統(tǒng)概率計(jì)算硬件效率的基礎(chǔ)上提高了10倍以上,而且還能夠達(dá)到和傳統(tǒng)定點(diǎn)計(jì)算相同的精度。而其實(shí)現(xiàn)結(jié)構(gòu)簡(jiǎn)單,硬件開(kāi)銷只為傳統(tǒng)計(jì)算單元的10分之一,且其硬件效率較傳統(tǒng)運(yùn)算器提高了約10%左右。2.利用所提出的高性能概率計(jì)算單元,設(shè)計(jì)了基本的信號(hào)處理算法。其中包括有限響應(yīng)(Finite Impulse Response,FIR)濾波器和快速傅里葉變換器(Fast Fourier Transform,FFT),其實(shí)現(xiàn)結(jié)構(gòu)更為簡(jiǎn)單。例如串行的FIR濾波器只需要一個(gè)多路選通器即可,而并行的濾波器則完全為“零”邏輯開(kāi)銷,只通過(guò)線路選擇即可實(shí)現(xiàn)。這樣基于概率計(jì)算的實(shí)現(xiàn)結(jié)構(gòu)具有很小的邏輯開(kāi)銷,這是在傳統(tǒng)計(jì)算中所無(wú)法達(dá)到的。本文進(jìn)一步利用所提的高效概率計(jì)算單元實(shí)現(xiàn)了一種全并行的FFT變換器,其硬件效率是傳統(tǒng)的3倍。3.提出了全并行Turbo譯碼器的架構(gòu),并進(jìn)行了理論分析和推導(dǎo);基于分析結(jié)果提出了高性能的概率Turbo譯碼器。由于傳統(tǒng)的Turbo譯碼算法是基于貫序譯碼的方式,因此其不能像LDPC譯碼器一樣能夠直接的進(jìn)行全并行實(shí)現(xiàn)。本文通過(guò)理論推導(dǎo)和仿真分析,研究和驗(yàn)證了全并行Turbo譯碼的性能和譯碼特性,證明了其能夠達(dá)到和傳統(tǒng)譯碼相當(dāng)?shù)恼`碼率性能,從而能夠大幅度提高譯碼速率。為了減少全并行譯碼的復(fù)雜度,提出了兩種高性能的概率Turbo譯碼器,其譯碼吞吐量較傳統(tǒng)方法提高近1個(gè)數(shù)量級(jí),并且硬件效率提高了30%。同時(shí),本文針對(duì)概率LDPC譯碼器也提出了相應(yīng)的優(yōu)化方法。4.利用概率計(jì)算,設(shè)計(jì)了高性能的MIMO檢測(cè)器,有效的提高了硬件效率和吞吐率。概率計(jì)算利用了本身計(jì)算簡(jiǎn)單、實(shí)現(xiàn)結(jié)構(gòu)靈活的特點(diǎn),基于所提出的滑窗法和似然信息計(jì)算法,高效地實(shí)現(xiàn)了馬爾科夫蒙特卡洛鏈的(Markov Chain Monte Carlo,MCMC)算法。為了提高吞吐效率,本文提出了一種全并行的概率檢測(cè)器,同時(shí)也避免了和譯碼器之間的復(fù)雜數(shù)據(jù)存貯和路由操作。利用高性能概率計(jì)算基本單元,實(shí)現(xiàn)了基于最小均方誤差檢測(cè)的(Minimal Mean Square Estimation,MMSE)MIMO檢測(cè)器。其主要的基本運(yùn)算單元,矩陣乘法和矩陣求逆都可以利用概率計(jì)算來(lái)高效實(shí)現(xiàn),這種概率MMSE檢測(cè)器硬件效率比傳統(tǒng)方法提高約15%左右。最后,本文提出了一種基于譯碼器更新的迭代MIMO檢測(cè)系統(tǒng),其將譯碼器的譯碼比特直接反饋給MCMC檢測(cè)器進(jìn)行迭代更新。因?yàn)樽g碼器的譯碼比特相較于MCMC檢測(cè)的更新比特要更準(zhǔn)確,所采用譯碼器更新的MIMO迭代檢測(cè)系統(tǒng)能夠達(dá)到很高的檢測(cè)譯碼性能;由于采取了全并行的實(shí)現(xiàn)結(jié)構(gòu),所提方法能夠達(dá)到很高的吞吐率,在相當(dāng)于四次外信息迭代的性能條件下,可達(dá)到947Kbps的速率;而概率計(jì)算又大大減少了硬件實(shí)現(xiàn)復(fù)雜度,硬件效率較傳統(tǒng)方法提高了55%,為未來(lái)MIMO迭代檢測(cè)系統(tǒng)提供了一種更加實(shí)用的實(shí)現(xiàn)方法。
[Abstract]:With the development of information technology , there is a growing demand for data , and human will gradually enter the era of large data , and it will be a major research hotspot and challenge . In this paper , we present a high performance probability basic computing unit , which includes basic computing unit , signal processing unit , channel decoder , Multiple - Input Multiple - Output ( MIMO ) detector and iterative receiving architecture . In order to improve throughput efficiency , this paper proposes a kind of high performance probability Turbo decoder , which improves the performance and decoding performance of all - parallel Turbo decoder .

【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2014
【分類號(hào)】：TN911.72;TN47

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 王軍;李少謙;;MMSE信道估計(jì)下的軟輸出MMSE MIMO檢測(cè)算法[J];信號(hào)處理;2009年09期

，

本文編號(hào)：1895992