本文關(guān)鍵詞： 模擬器 多通道 回波信號(hào)　出處：《西安電子科技大學(xué)》2014年碩士論文　論文類型：學(xué)位論文

【摘要】：隨著科技的發(fā)展,利用雷達(dá)模擬器進(jìn)行雷達(dá)系統(tǒng)的性能分析和雷達(dá)整機(jī)的調(diào)試,使過(guò)程大大簡(jiǎn)化。此外雷達(dá)回波模擬器還在電子戰(zhàn)中也發(fā)揮著重要作用,它通過(guò)模擬各種復(fù)雜條件下的回波信號(hào),能有效地分析雷達(dá)性能以及提高雷達(dá)操作人員的操作技能等。在雷達(dá)系統(tǒng)的研制過(guò)程中,雷達(dá)回波模擬器貫穿于雷達(dá)系統(tǒng)的研制、操作等重要階段。它的應(yīng)用還大大提高了雷達(dá)的研制效率,節(jié)約了研發(fā)成本,還可以很方便地對(duì)雷達(dá)系統(tǒng)的性能作出準(zhǔn)確的分析和評(píng)估。由于雷達(dá)信號(hào)模擬器在雷達(dá)系統(tǒng)研制和調(diào)試等方面的重要作用,雷達(dá)信號(hào)模擬技術(shù)已發(fā)展成雷達(dá)技術(shù)的重要分支。由于單通道的回波模擬器已不再滿足現(xiàn)代雷達(dá)系統(tǒng)的要求,因此本論文采用軟硬件相結(jié)合的方式設(shè)計(jì)了一款基于FPGA的多通道陣列雷達(dá)回波模擬器。它實(shí)現(xiàn)了對(duì)各種環(huán)境下的雷達(dá)回波信號(hào)模擬,并且能夠?qū)崿F(xiàn)對(duì)雷達(dá)實(shí)際回波數(shù)據(jù)的實(shí)時(shí)采集。有32路數(shù)據(jù)輸出,能夠滿足陣列雷達(dá)對(duì)多通道的要求。它的存儲(chǔ)容量為2TB,能夠滿足大容量存儲(chǔ)的要求。它的信號(hào)輸出和采集的數(shù)據(jù)速率可達(dá)2.5Gbps,滿足數(shù)據(jù)高速傳輸?shù)囊�。因�?該設(shè)計(jì)具有多通道、大容量、高速傳輸?shù)膬?yōu)點(diǎn)。本論文詳細(xì)論述了該模擬器的總體設(shè)計(jì)方案和硬件設(shè)計(jì)方案以及各邏輯模塊的設(shè)計(jì)方法。該設(shè)計(jì)的硬件包括1塊接口板和2塊存儲(chǔ)板。接口板和存儲(chǔ)板上各有一塊FPGA芯片作為主控芯片,該設(shè)計(jì)的所有邏輯控制都是在接口板和存儲(chǔ)板上完成。它采用8個(gè)光纖通道,每個(gè)通道傳輸4路數(shù)據(jù),實(shí)現(xiàn)了對(duì)數(shù)據(jù)的多通道采集和回放,其傳輸速率可達(dá)2.5Gbps。用DDR2對(duì)從光纖接收的實(shí)際回波數(shù)據(jù)進(jìn)行緩存,使光纖的高速傳輸?shù)靡詫?shí)現(xiàn)。選用型號(hào)為MT29F256G08CJAAA的大容量FLASH芯片,并對(duì)它的設(shè)計(jì)方法進(jìn)行了詳細(xì)論述。該芯片的選用大大縮減了系統(tǒng)的成本,并且提高了效率。該設(shè)計(jì)將對(duì)外通信部分與存儲(chǔ)部分分開(kāi),分別做成接口板和存儲(chǔ)板。這樣可以提供多種對(duì)外的通信接口及更大的存儲(chǔ)空間,大大提高了系統(tǒng)的通用性。
[Abstract]:With the development of science and technology, radar simulator is used to analyze the performance of radar system and debug the whole radar machine, which greatly simplifies the process. In addition, radar echo simulator also plays an important role in electronic warfare. It can effectively analyze radar performance and improve the operational skills of radar operators by simulating echo signals under various complex conditions. Radar echo simulator runs through the development and operation of radar system. Its application greatly improves the efficiency of radar development and saves the cost of research and development. It is also very convenient to make accurate analysis and evaluation of radar system performance because of the important role of radar signal simulator in the development and debugging of radar system. Radar signal simulation technology has developed into an important branch of radar technology, because the single-channel echo simulator no longer meets the requirements of modern radar systems. Therefore, a multi-channel array radar echo simulator based on FPGA is designed by combining software and hardware in this paper, which can simulate the radar echo signal in various environments. And it can realize the real time acquisition of radar echo data. There are 32 data output, which can meet the requirements of multi-channel array radar. Its storage capacity is 2TB. It can meet the requirements of large capacity storage. Its signal output and data rate can reach 2.5 Gbps. it can meet the requirement of high speed data transmission. Therefore, the design has multi-channel and large capacity. In this paper, the overall design scheme and hardware design scheme of the simulator and the design method of each logic module are discussed in detail. The hardware of this design includes one interface board and two storage boards. And the memory board each has a FPGA chip as the main control chip. All the logic control in this design is completed on interface board and storage board. It uses 8 optical fiber channels, each channel transmits 4 channels of data, and realizes the multi-channel acquisition and playback of data. The transmission rate is up to 2.5Gbps. the actual echo data received from the fiber is cached by DDR2. The high speed transmission of optical fiber can be realized. The large capacity FLASH chip is selected as MT29F256G08CJAAA. The selection of the chip greatly reduces the cost of the system and improves the efficiency. The design separates the external communication part from the storage part. It can provide a variety of external communication interfaces and more storage space, and greatly improve the versatility of the system.
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TN957.51;TN791

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李耀國(guó);;雷達(dá)回波模擬器的關(guān)鍵技術(shù)及發(fā)展趨勢(shì)[J];飛航導(dǎo)彈;2013年06期

2 胡文華,王志云,代建鵬;雷達(dá)回波模擬器設(shè)計(jì)與應(yīng)用[J];儀器儀表學(xué)報(bào);2003年S2期

3 任麗曄;賈文超;白昱;;炮瞄雷達(dá)回波模擬器的設(shè)計(jì)[J];長(zhǎng)春大學(xué)學(xué)報(bào);2006年02期

4 楊帆;姒強(qiáng);萬(wàn)永倫;;雷達(dá)回波模擬器的設(shè)計(jì)與實(shí)現(xiàn)[J];現(xiàn)代電子技術(shù);2006年13期

5 向道樸;黎向陽(yáng);孟憲海;;一種通用雷達(dá)回波模擬器的設(shè)計(jì)與實(shí)現(xiàn)[J];現(xiàn)代雷達(dá);2007年10期

6 李之海;;輻射式雷達(dá)回波模擬器的設(shè)計(jì)與實(shí)現(xiàn)[J];艦船電子工程;2014年08期

7 謝福平;李勇;劉小洋;程宇峰;;機(jī)載風(fēng)切變雷達(dá)回波模擬器的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)測(cè)量與控制;2012年04期

8 張至德;;雷達(dá)回波模擬器的研制[J];現(xiàn)代雷達(dá);1981年06期

9 盛寰;陶君;宗竹林;曹建蜀;;一種地基雷達(dá)回波模擬器設(shè)計(jì)與FPGA實(shí)現(xiàn)[J];火控雷達(dá)技術(shù);2012年01期

10 熊興中;汪學(xué)剛;;基于USB2.0協(xié)議的雷達(dá)回波模擬器設(shè)計(jì)[J];現(xiàn)代雷達(dá);2006年11期

相關(guān)會(huì)議論文 前2條

1 胡文華;王志云;代建鵬;;雷達(dá)回波模擬器設(shè)計(jì)與應(yīng)用[A];首屆信息獲取與處理學(xué)術(shù)會(huì)議論文集[C];2003年

2 鄧玉婷;黃默;龍騰;;一種雷達(dá)回波模擬器的軟件設(shè)計(jì)與實(shí)現(xiàn)[A];中國(guó)航空學(xué)會(huì)信號(hào)與信息處理專業(yè)全國(guó)第八屆學(xué)術(shù)會(huì)議論文集[C];2004年

相關(guān)碩士學(xué)位論文 前10條

1 王衛(wèi)東;基于FPGA的陣列雷達(dá)回波模擬器的實(shí)現(xiàn)[D];西安電子科技大學(xué);2014年

2 余卜一;基于磁盤陣列的雷達(dá)回波模擬器的研制[D];電子科技大學(xué);2006年

3 盛寰;通用地基雷達(dá)回波模擬器的設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2012年

4 曾真;雷達(dá)回波模擬器的軟硬件設(shè)計(jì)[D];中國(guó)艦船研究院;2013年

5 劉明鑫;注入式多目標(biāo)雷達(dá)回波模擬器軟件設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2012年

6 王潔;陣列雷達(dá)回波模擬器技術(shù)研究[D];西安電子科技大學(xué);2013年

7 戴健;機(jī)載相控陣?yán)走_(dá)回波模擬器的研制[D];電子科技大學(xué);2004年

8 王昊;合成孔徑雷達(dá)回波模擬器研制[D];哈爾濱工業(yè)大學(xué);2011年

9 李軍濤;基于RTX的雷達(dá)回波模擬器實(shí)時(shí)控制系統(tǒng)[D];燕山大學(xué);2015年

10 徐振國(guó);基于FPGA的合成孔徑雷達(dá)回波模擬器控制器的設(shè)計(jì)[D];哈爾濱理工大學(xué);2012年

，

本文編號(hào)：1454134