本文關(guān)鍵詞：一款網(wǎng)絡(luò)搜索引擎芯片的電源網(wǎng)絡(luò)優(yōu)化設(shè)計，，由筆耕文化傳播整理發(fā)布。

【摘要】：近三十年來集成電路行業(yè)迅猛發(fā)展,工藝節(jié)點遵循摩爾定律不斷降低。在超深亞微米的工藝節(jié)點中,芯片的物理設(shè)計的難點不僅是巨大的晶體管數(shù)量,更同時面臨功耗、性能和面積三個方面的挑戰(zhàn)。尤其是隨著工藝節(jié)點的降低,金屬線的寬度越來越窄,帶來電源收斂上的巨大問題。 本文中采用SMIC的130nm8層工藝完成了一款基于CAM的網(wǎng)絡(luò)搜索引擎芯片從邏輯綜合到簽核驗證的全部的物理設(shè)計,該設(shè)計核內(nèi)工作電壓1.2V,輸入輸出單元工作電壓1.5V,工作頻率300MHz,面積273mm2。設(shè)計的難點是設(shè)計中含有8層金屬的大功率全定制宏單元模塊,該模塊給布線空間、電源收斂和時序收斂都帶來了設(shè)計上的挑戰(zhàn)。 本文重點研究了設(shè)計中電源規(guī)劃與布圖的優(yōu)化方法。該優(yōu)化方法采取增加大功耗區(qū)域的電源條線密度和改變局部布線規(guī)則,輔以宏單元和芯片周圍的多層疊加電源環(huán)等電源優(yōu)化方法,最終在合理利用布線資源并保證芯片多模多角時序收斂的前提下完成了電源網(wǎng)絡(luò)的優(yōu)化工作。優(yōu)化后的設(shè)計中電源網(wǎng)絡(luò)的電壓降降低了65%以上,最大電流密度降低了87.7%；而接地網(wǎng)絡(luò)的電壓降降低了35%以上,最大電流密度降低了66.3%。同時平均失效時間提升了10倍以上,優(yōu)化后的設(shè)計完成了電源收斂的工作,并符合電源簽核驗證的標(biāo)準(zhǔn)。這種對電源的優(yōu)化方法對于電源較難收斂的設(shè)計來說是有參考意義的。
【關(guān)鍵詞】：物理設(shè)計 電源規(guī)劃 電壓降 電遷移率
【學(xué)位授予單位】：大連理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TN86
【目錄】：

• 摘要4-5
• Abstract5-8
• 1 緒論8-17
• 1.1 課題研究的背景及意義8-12
• 1.1.1 集成電路的發(fā)展8-10
• 1.1.2 集成電路設(shè)計理念的革命10-12
• 1.2 深亞微米SoC的電源網(wǎng)絡(luò)設(shè)計12-15
• 1.2.1 深亞微米SoC物理設(shè)計的難點與挑戰(zhàn)12-13
• 1.2.2 深亞微米SoC物理設(shè)計的低功耗設(shè)計13-14
• 1.2.3 深亞微米SoC電源網(wǎng)絡(luò)設(shè)計的難點與挑戰(zhàn)14-15
• 1.3 深亞微米SoC電源網(wǎng)絡(luò)設(shè)計國內(nèi)外研究現(xiàn)狀及本文工作15-16
• 1.4 本文研究的內(nèi)容及結(jié)構(gòu)16-17
• 2 深亞微米SoC電源網(wǎng)絡(luò)設(shè)計原理17-31
• 2.1 深亞微米SoC電源網(wǎng)絡(luò)影響因素18-28
• 2.1.1 電壓降19-24
• 2.1.2 電遷移24-26
• 2.1.3 噪聲26-28
• 2.2 電源網(wǎng)絡(luò)規(guī)劃與簽核電源驗證28-31
• 2.2.1 電源網(wǎng)絡(luò)規(guī)劃28-30
• 2.2.2 簽核電源驗證30-31
• 3 一款基于CAM的網(wǎng)絡(luò)搜索引擎芯片的電源規(guī)劃31-59
• 3.1 芯片簡介31-32
• 3.2 數(shù)據(jù)準(zhǔn)備32-36
• 3.3 電源網(wǎng)絡(luò)規(guī)劃與布圖規(guī)劃36-46
• 3.3.1 面積規(guī)劃與布線資源分配36-38
• 3.3.2 輸入輸出接口單元的放置和供電38-42
• 3.3.3 模塊與宏單元的放置與電源規(guī)劃42-44
• 3.3.4 芯片電源網(wǎng)絡(luò)規(guī)劃44-46
• 3.4 電源網(wǎng)絡(luò)優(yōu)化46-59
• 3.4.1 電源網(wǎng)絡(luò)優(yōu)化策略46-49
• 3.4.2 電源網(wǎng)絡(luò)優(yōu)化結(jié)果49-59
• 4 簽核電源驗證59-80
• 4.1 數(shù)據(jù)準(zhǔn)備60-61
• 4.2 建立電源網(wǎng)格模型61-62
• 4.2.1 快速電源網(wǎng)格模型61
• 4.2.2 準(zhǔn)確電源網(wǎng)格模型61-62
• 4.2.3 含動態(tài)信息的準(zhǔn)確電源網(wǎng)格模型62
• 4.3 功耗分析62-64
• 4.4 電壓降與電遷移分析64-80
• 4.4.1 電壓降和地彈分析65-72
• 4.4.2 電遷移分析72-80
• 結(jié)論80-81
• 參考文獻(xiàn)81-84
• 附錄A 邏輯綜合約束腳本84-88
• 附錄B 物理設(shè)計腳本88-97
• 附錄C 電遷移模型文件97-101
• 致謝101-102

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前1條

1 樊俊峰;王國雄;沈海斌;樓久懷;;深亞微米下芯片電源網(wǎng)絡(luò)的設(shè)計和驗證[J];電子器件;2006年04期

  本文關(guān)鍵詞：一款網(wǎng)絡(luò)搜索引擎芯片的電源網(wǎng)絡(luò)優(yōu)化設(shè)計，由筆耕文化傳播整理發(fā)布。

本文編號：272357