在機(jī)器視覺,視頻監(jiān)控等成像系統(tǒng)領(lǐng)域。從20世紀(jì)70年代到20世紀(jì)90年代,CCD以其低噪聲、高靈敏度、高分辨率等優(yōu)勢(shì)占據(jù)著該領(lǐng)域絕對(duì)的市場(chǎng)份額。21世紀(jì)初期得益于成像半導(dǎo)體技術(shù)的快速發(fā)展,CMOS圖像傳感器憑借自身優(yōu)秀的成像質(zhì)量,較低的功耗,較高的集成度等特點(diǎn),已經(jīng)逐漸將CCD甩在身后。以CMOSIS公司的CMV8000圖像傳感器為例,CMOS圖像傳感器在成像質(zhì)量,靈敏度等方面與CCD的差距已經(jīng)變得很小,而且在體積、集成度、功耗、成本等方面已經(jīng)超過了CCD。CMV8000以其高速,大面陣等特性廣泛應(yīng)用到機(jī)器視覺和監(jiān)控等科研領(lǐng)域。本文基于CMV8000圖像傳感器和Xilinx公司Kintex-7系列XC7K410T FPGA(Field Programmable Gate Array)提出了一種成像系統(tǒng)設(shè)計(jì)方案。首先,查閱了大量文獻(xiàn)、技術(shù)手冊(cè)和專業(yè)網(wǎng)站。對(duì)CMOS和CCD圖像傳感器的發(fā)展以及高速工業(yè)相機(jī)國(guó)內(nèi)外的研究現(xiàn)狀進(jìn)行調(diào)研,提出本文的設(shè)計(jì)意義,制定設(shè)計(jì)目標(biāo)。其次,詳細(xì)介紹了成像系統(tǒng)開發(fā)環(huán)境和開發(fā)語(yǔ)言的特點(diǎn)。并且對(duì)成像系統(tǒng)各芯片選型也做出了闡述。本文根據(jù)設(shè)計(jì)需要,以Kintex-7系列X...

【文章頁(yè)數(shù)】：83 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第1章 引言
    1.1 課題研究背景介紹
    1.2 國(guó)內(nèi)外該領(lǐng)域的研究情況
    1.3 論文的研究意義
    1.4 論文的設(shè)計(jì)目標(biāo)
    1.5 論文的內(nèi)容安排
第2章 高速成像系統(tǒng)方案及架構(gòu)設(shè)計(jì)
    2.1 CMOS傳感器原理介紹及選型
        2.1.1 CMOS傳感器原理介紹
        2.1.2 CMOS圖像傳感器選型
    2.2 FPGA介紹及主控芯片選型
        2.2.1 FPGA現(xiàn)場(chǎng)可編程門陣列
        2.2.2 主控芯片選型
    2.3 軟件平臺(tái)及開發(fā)語(yǔ)言介紹
        2.3.1 Vivado開發(fā)設(shè)計(jì)流程
        2.3.2 硬件描述語(yǔ)言
    2.4 圖像輸出方案介紹及芯片選型
    2.5 成像系統(tǒng)總體方案
    2.6 本章小結(jié)
第3章 高速成像系統(tǒng)硬件設(shè)計(jì)
    3.1 硬件系統(tǒng)整體架構(gòu)
    3.2 成像系統(tǒng)供配電設(shè)計(jì)
        3.2.1 FPGA與 Camera Link板供配電設(shè)計(jì)
        3.2.2 CMOS供配電設(shè)計(jì)
    3.3 成像系統(tǒng)時(shí)鐘設(shè)計(jì)
    3.4 芯片外圍電路設(shè)計(jì)
        3.4.1 FPGA外圍電路設(shè)計(jì)
        3.4.2 CMOS外圍電路設(shè)計(jì)
        3.4.3 Camera Link電路設(shè)計(jì)
    3.5 成像系統(tǒng)硬件電路實(shí)物
    3.6 本章小結(jié)
第4章 高速成像系統(tǒng)軟件設(shè)計(jì)
    4.1 軟件設(shè)計(jì)整體框架描述
    4.2 CMOS驅(qū)動(dòng)控制模塊
        4.2.1 啟動(dòng)信號(hào)時(shí)序控制
        4.2.2 CMOS寄存器配置
        4.2.3 曝光控制與時(shí)鐘方案
    4.3 數(shù)據(jù)捕獲模塊設(shè)計(jì)
        4.3.1 LVDS信號(hào)轉(zhuǎn)換
        4.3.2 串并轉(zhuǎn)換與數(shù)據(jù)對(duì)齊
    4.4 像素整合方案介紹
        4.4.1 DPRAM實(shí)現(xiàn)乒乓操作
        4.4.2 FIFO實(shí)現(xiàn)數(shù)據(jù)緩存
    4.5 顯示控制模塊
    4.6 本章小結(jié)
第5章 系統(tǒng)聯(lián)調(diào)與結(jié)果分析
    5.1 調(diào)試情況介紹
    5.2 成像系統(tǒng)硬件平臺(tái)測(cè)試
    5.3 采集圖像測(cè)試
    5.4 遇到的問題
    5.5 本章小結(jié)
第6章 總結(jié)與展望
    6.1 論文總結(jié)
    6.2 展望
參考文獻(xiàn)
致謝
作者簡(jiǎn)介及在學(xué)期間發(fā)表的學(xué)術(shù)論文與研究成果



本文編號(hào)：4018163