車載目標檢測系統(tǒng)作為自動駕駛中的重要組成部分,可有效降低交通事故的發(fā)生。以卷積神經(jīng)網(wǎng)絡為代表的目標檢測算法相較淺層機器學習算法在檢測精度方面有了明顯提升,但也為低功耗、小型化的嵌入式實現(xiàn)帶來了困難。文中使用多核異架構ZYNQ-SOC平臺,采用軟硬件協(xié)同設計的原則,設計了一款車載目標檢測系統(tǒng)。針對卷積神經(jīng)網(wǎng)絡結構復雜的問題,提出了一種軟硬件劃分的改進方法;針對運算量巨大的問題,提出了使用FPGA算法實現(xiàn)卷積運算的并行加速。試驗結果表明,該系統(tǒng)設計在各種復雜路況和光照條件下檢測結果準確,在功能上體現(xiàn)了良好的魯棒性。在加速性能方面,相對于ARM cortex-A9吞吐量提高了百倍級,運算效能也達到了60倍左右。在檢測精度方面,使用YOLOv2算法在不同檢測場景下準確率和覆蓋率均超過80%。系統(tǒng)的各項指標達均到了項目設計要求,滿足了車載目標檢測的應用需求。 

【文章來源】：機械設計. 2020,37(S1)北大核心CSCD

【文章頁數(shù)】：4 頁

【部分圖文】：

目標檢測系統(tǒng)框圖

通過統(tǒng)計YOLO模型的計算流程，卷積運算的計算量占比大于90%，而參數(shù)數(shù)量占比大于90%的全鏈接層同樣被卷積和池化操作代替，因此硬件加速的目標主要針對基于乘加運算的卷積過程。卷積操作由乘加運算構成，非常適合使用FPGA對其進行并行化操作，最大池化通過邏輯比較也能很好的實現(xiàn)。通過預先定義內(nèi)存偏移地址來執(zhí)行YOLO模型中各種數(shù)據(jù)的交叉計算。目標檢測算法的由串行到硬件加速的并行化轉換如圖2所示。2.2 FPGA加速設計

FPFA硬件加速設計如圖3所示。加速器延遲主要由3部分構成：訪問存儲器的延遲、芯片上傳輸?shù)难舆t及計算的延遲。根據(jù)加速器的體系結構，它必須分為4個部分：輸入輸出、權重加載、算法運算和結果返回部分。


本文編號：3235301