隨著物聯(lián)網(wǎng)技術(shù)的不斷發(fā)展,人類(lèi)社會(huì)進(jìn)入萬(wàn)物互聯(lián)的智能信息化時(shí)代,智能機(jī)器人、智能門(mén)禁以及智能家電等智能設(shè)備極大的方便了人們的生活,改變了人們的日常生活方式。其中,圖像處理需求是智能設(shè)備的主要需求之一,圖像處理應(yīng)用于目標(biāo)檢測(cè)、圖像分割、醫(yī)學(xué)成像分析等各類(lèi)領(lǐng)域。圖像處理通常需要進(jìn)行復(fù)雜的運(yùn)算,將人工智能技術(shù)應(yīng)用于圖像處理有較好的效果,可以減少運(yùn)算量,提高圖像處理的性能。在云計(jì)算模型中,物聯(lián)網(wǎng)的本地終端設(shè)備將采集到的數(shù)據(jù)經(jīng)網(wǎng)絡(luò)傳送至云服務(wù)器,由云服務(wù)器完成數(shù)據(jù)運(yùn)算。云計(jì)算模型可以很好解決物聯(lián)網(wǎng)設(shè)備性能差的問(wèn)題,但隨著物聯(lián)網(wǎng)終端設(shè)備的不斷增加,巨量設(shè)備接入網(wǎng)絡(luò),云計(jì)算模型受網(wǎng)絡(luò)帶寬和性能瓶頸的制約,帶來(lái)延遲高、實(shí)時(shí)性差和安全性低等一系列問(wèn)題。將采集到的數(shù)據(jù)信息在本地完成運(yùn)算處理,僅將運(yùn)算結(jié)果傳回云服務(wù)端的邊緣計(jì)算模型可以有效解決上述問(wèn)題。邊緣計(jì)算模型的實(shí)現(xiàn)難點(diǎn)在于邊緣設(shè)備硬件資源有限以及性能較低,本文針對(duì)這一問(wèn)題進(jìn)行了研究,研究主要包括以下內(nèi)容。本文設(shè)計(jì)了邊緣計(jì)算系統(tǒng),研究了人工智能圖像處理算法,完成了一個(gè)用于人群信息檢測(cè)的邊緣計(jì)算系統(tǒng)實(shí)例的搭建。本文設(shè)計(jì)了由樹(shù)莓派開(kāi)發(fā)板和ARC開(kāi)發(fā)板以及云服... 

【文章來(lái)源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：86 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

云計(jì)算與邊緣計(jì)算的模型[5]

GPU與CPU結(jié)構(gòu)對(duì)比[8]

悄芩惴ǖ鬧饕?絞絞巧杓鋪囟ǖ撓布?緶方峁梗??砑?惴ㄍ?過(guò)硬件實(shí)現(xiàn)來(lái)提高人工智能算法的運(yùn)行速度。ASIC設(shè)計(jì)雖然能夠取得較高的能效比，但存在一些缺點(diǎn)：ASIC設(shè)計(jì)開(kāi)發(fā)流程較長(zhǎng)，流片成本高，對(duì)設(shè)計(jì)人員的要求比較高；并且，ASIC設(shè)計(jì)缺乏靈活性，應(yīng)用范圍較窄，一旦軟件算法發(fā)生變化，可能需要重新設(shè)計(jì)流片。FPGA設(shè)計(jì)相較ASIC設(shè)計(jì)，雖然性能和功耗方面不如ASIC設(shè)計(jì)，但FPGA具有可重構(gòu)性，可以及時(shí)方便的針對(duì)軟件算法調(diào)整硬件結(jié)構(gòu)，不必?fù)?dān)心軟件算法淘汰過(guò)時(shí)的問(wèn)題。CPU、GPU、FPGA和ASIC的靈活性與能效比較如圖1-3所示。圖1-3CPU、GPU、FPGA和ASIC的靈活性與能效由于FPGA的靈活性，科研文獻(xiàn)中較多采用基于FPGA平臺(tái)或CPU-FPGA平臺(tái)，進(jìn)行硬件優(yōu)化設(shè)計(jì)，實(shí)現(xiàn)對(duì)人工智能算法的加速。在FPGA的硬件加速設(shè)計(jì)中，可以充分利用算法硬件實(shí)現(xiàn)的優(yōu)勢(shì)，通過(guò)提高并行度設(shè)計(jì)、循環(huán)分塊和循環(huán)展開(kāi)、多級(jí)流水線(xiàn)結(jié)構(gòu)設(shè)計(jì)等，充分利用FPGA板上資源，提高運(yùn)算的性能。基于CPU-FPGA平臺(tái)的硬件加速設(shè)計(jì)，F(xiàn)PGA可以對(duì)如卷積神經(jīng)網(wǎng)絡(luò)的卷積運(yùn)算等需要復(fù)雜運(yùn)算的部分通過(guò)硬件電路進(jìn)行加速，CPU可以輔助用于一些控制工作，這樣的設(shè)計(jì)進(jìn)一步提升了FPGA設(shè)計(jì)的靈活性。這樣的平臺(tái)十分適用于不斷發(fā)展的人工智能算法，可以隨時(shí)針對(duì)算法的發(fā)展而調(diào)整硬件電路結(jié)

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的CNN應(yīng)用加速技術(shù)[J]. 丁立德,胡懷湘.  信息技術(shù). 2019(12)
[2]基于FPGA的CNN加速器設(shè)計(jì)與實(shí)現(xiàn)[J]. 竇陽(yáng),卿粼波,何小海,廖海鵬.  信息技術(shù)與網(wǎng)絡(luò)安全. 2019(11)
[3]基于PicoRV32開(kāi)源處理器的SOC平臺(tái)搭建[J]. 贠晨陽(yáng),苗瑞霞.  現(xiàn)代電子技術(shù). 2019(21)
[4]開(kāi)源芯片、RISC-V與敏捷開(kāi)發(fā)[J]. 王誨喆,唐丹,余子濠,劉志剛,解壁偉,包云崗.  大數(shù)據(jù). 2019(04)
[5]一種超低功耗的RISC-V處理器流水線(xiàn)結(jié)構(gòu)[J]. 鄧天傳,胡振波.  電子技術(shù)應(yīng)用. 2019(06)
[6]基于Zynq7000 FPGA異構(gòu)平臺(tái)的YOLOv2加速器設(shè)計(jì)與實(shí)現(xiàn)[J]. 陳辰,柴志雷,夏珺.  計(jì)算機(jī)科學(xué)與探索. 2019(10)
[7]卷積神經(jīng)網(wǎng)絡(luò)（CNN）算法的FPGA并行結(jié)構(gòu)設(shè)計(jì)[J]. 王巍,周凱利,王伊昌,王廣,楊正琳,袁軍.  微電子學(xué)與計(jì)算機(jī). 2019(04)
[8]硬件加速神經(jīng)網(wǎng)絡(luò)綜述[J]. 陳桂林,馬勝,郭陽(yáng).  計(jì)算機(jī)研究與發(fā)展. 2019(02)
[9]基于Rocket-Chip開(kāi)源處理器的CNN加速模塊的設(shè)計(jì)及實(shí)現(xiàn)[J]. 楊維科,賀光輝,景乃鋒.  微電子學(xué)與計(jì)算機(jī). 2018(04)
[10]面向IoT終端設(shè)備的RISC-V微控制器設(shè)計(jì)與分析[J]. 李其高.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2018(03)

碩士論文
[1]基于RI5CY處理器的智能物聯(lián)網(wǎng)芯片設(shè)計(jì)[D]. 李樂(lè)媛.湖南大學(xué) 2018



本文編號(hào)：2961009