本文關鍵詞：基于FPGA的圖像采集及處理系統(tǒng)研究

  更多相關文章： DVI接口 FPGA FIFO SDRAM 中值濾波

【摘要】：隨著LED顯示屏的點間距越來越小,對LED的視頻實時采集處理系統(tǒng)提出更高的要求。本文對DVI視頻圖像信號的采集及處理進行研究,為后續(xù)的LED顯示打下基礎。通過對傳統(tǒng)的圖像采集系統(tǒng)的處理器進行對比,得出FPGA并行處理的優(yōu)點,將其作為本系統(tǒng)的處理器。本系統(tǒng)的圖像采集部分通過DVI接口對視頻圖像進行采集,使用DVI解碼芯片TFP401對視頻源解碼,FPGA將采集到的數(shù)據(jù)通過FIFO,SDRAM,RAM進行存儲轉換。并通過乒乓操作的形式來存儲。使用改進型中值濾波算法和邊緣檢測算法進行圖像處理,達到優(yōu)良的去噪效果,使圖像能夠清晰的顯示。本文對硬件電路及軟件算法進行研究分析,實驗證明能夠實現(xiàn)高清視頻的采集處理,對LED的實時顯示問題具有非常重要的作用和意義。
【關鍵詞】：DVI接口 FPGA FIFO SDRAM 中值濾波
【學位授予單位】：長春理工大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TP391.41
【目錄】：

• 摘要4-5
• Abstract5-8
• 第一章 緒論8-11
• 1.1 課題研究的背景及意義8
• 1.2 國內外研究現(xiàn)狀8-9
• 1.3 論文主要研究的內容9-11
• 第二章 FPGA處理器及其開發(fā)環(huán)境11-17
• 2.1 可編程的邏輯器件概述11-12
• 2.2 本系統(tǒng)FPGA芯片簡介12-14
• 2.3 開發(fā)使用平臺及開發(fā)流程14-17
• 2.3.1 ISE開發(fā)平臺概述14
• 2.3.2 FPGA開發(fā)設計流程14-16
• 2.3.3 硬件描述語言簡介16-17
• 第三章 本系統(tǒng)的硬件架構17-30
• 3.1 系統(tǒng)硬件電路總體設計17
• 3.2 電源電路設計17-20
• 3.2.1 電源電壓的選擇17-18
• 3.2.2 穩(wěn)壓電路18-19
• 3.2.3 硬件電路的抗干擾設計19-20
• 3.3 FPGA最小系統(tǒng)20-22
• 3.3.1 下載電路20
• 3.3.2 復位電路20-21
• 3.3.3 外部晶振21-22
• 3.4 DVI電路22-25
• 3.4.1 DVI接口22
• 3.4.2 DVI傳輸協(xié)議22-23
• 3.4.3 DVI數(shù)據(jù)解碼23-25
• 3.5 存儲芯片設計25-28
• 3.5.1 FLASH設計25-26
• 3.5.2 SDRAM芯片設計26-28
• 3.6 VGA顯示接口電路28-30
• 第四章 FPGA程序模塊設計30-39
• 4.1 DCM時鐘管理30-31
• 4.2 DVI程序模塊設計31-32
• 4.3 FIFO緩存設計32-33
• 4.4 SDRAM設計33-37
• 4.4.1 SDRAM初始化34
• 4.4.2 SDRAM讀寫操作34-36
• 4.4.3 預充電操作36-37
• 4.4.4 SDRAM自刷新37
• 4.5 RAM乒乓操作37-39
• 第五章 圖像處理模塊設計39-49
• 5.1 實時采集圖像的特點39
• 5.2 數(shù)字圖像表示方法39-40
• 5.3 圖像處理算法40-44
• 5.3.1 改進型中值濾波40-42
• 5.3.2 邊緣檢測42-44
• 5.4 圖像處理在FPGA中的實現(xiàn)44-47
• 5.4.1 中值濾波的FPGA實現(xiàn)44-47
• 5.4.2 邊緣檢測的FPGA實現(xiàn)47
• 5.5 實驗仿真及結果分析47-49
• 5.5.1 實驗過程介紹47-48
• 5.5.2 實驗仿真以及結果分析48-49
• 結論49-50
• 致謝50-51
• 參考文獻51-53
• 附錄:攻讀碩士期間取得的成果53

，

本文編號：747035