圖(Graph)是一種以頂點(diǎn)和邊構(gòu)成的包含多種信息的復(fù)雜數(shù)據(jù)結(jié)構(gòu),圖計(jì)算(Graph Computing)則是在圖數(shù)據(jù)中尋找一定關(guān)系的一類計(jì)算的總稱。圖計(jì)算將現(xiàn)實(shí)條件中的關(guān)系屬性抽象為圖數(shù)據(jù)結(jié)構(gòu)并進(jìn)行復(fù)雜計(jì)算,而如何在極大規(guī)模的圖數(shù)據(jù)集上完成高性能的計(jì)算是圖計(jì)算需要解決的關(guān)鍵問題�？删幊踢壿嬮T陣列(Field-Programmable Gate Array,FPGA)作為并行化的計(jì)算密集型加速硬件,擁有卓越的性能功耗比,對(duì)比基于GPU和GPU的圖計(jì)算架構(gòu)具有獨(dú)特的優(yōu)勢(shì),因此將FPGA應(yīng)用于圖計(jì)算、實(shí)現(xiàn)圖計(jì)算的加速,具有巨大的潛力�；贔PGA的圖計(jì)算研究已經(jīng)開展多年,期間出現(xiàn)了不少優(yōu)秀的算法,ForeGraph就是最近提出的優(yōu)秀算法之一。ForeGraph算法的核心架構(gòu)基于GridGraph圖劃分方法和FPGA硬件加速,它充分利用FPGA片內(nèi)存儲(chǔ)系統(tǒng)(Block Random Access Momery,BRAM)的高效隨機(jī)訪存能力,在多塊FPGA開發(fā)板上實(shí)現(xiàn)了基于簡(jiǎn)單環(huán)結(jié)構(gòu)的圖計(jì)算架構(gòu)。但是,當(dāng)將ForeGraph在單一FPGA開發(fā)板上實(shí)現(xiàn)時(shí),則在數(shù)據(jù)預(yù)處理、數(shù)據(jù)調(diào)度策略、BRAM和...

【文章頁數(shù)】：65 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖2-1ForeGraph基本架構(gòu)

華中科技大學(xué)碩士學(xué)位論文2ForeGraph的研究與分析oreGraph的基本架構(gòu)reGraph的基本架構(gòu)如圖2-1，它是一個(gè)基于多FPGA開發(fā)板和多運(yùn)算架構(gòu)。在圖2-1中，F(xiàn)oreGraph由多個(gè)運(yùn)算核心（ProcessorKerne....

圖3-8流水線交錯(cuò)運(yùn)行狀態(tài)示意圖

華中科技大學(xué)碩士學(xué)位論文由于GridGraph圖劃分的的結(jié)果是比較不均勻的，每一塊Block的運(yùn)行時(shí)=,，雖然L1到L2Cache之間數(shù)據(jù)交換時(shí)間由于頂點(diǎn)數(shù)據(jù)塊的切分是所以其時(shí)間是確定的即=2....

圖3-108個(gè)PK歸并示例

圖3-108個(gè)PK歸并示例如上圖3-108個(gè)PK歸并示例，這是8個(gè)PK（PK0-PK7）的歸并示例，其通過2路歸并的方式，每?jī)蓚�(gè)PK獨(dú)立進(jìn)行歸并操作，然后利用暫存寄存器（TR0-TR5）形成流水線形式，是的歸并操作能在每個(gè)時(shí)鐘都輸出一個(gè)結(jié)果，這樣消....

圖3-11ForeGraph和FabGraph的比較

||=69,=74=150,=192α=1,β=2件下，觀察L2Cache對(duì)于系統(tǒng)的影響，可以清楚的看到FabGraph的比較中，利用MATLA....

本文編號(hào)：3917642