快速傅里葉變換（Fast Fourier Transform,FFT）結(jié)合高速硬件能夠?qū)崿F(xiàn)對(duì)信號(hào)的實(shí)時(shí)處理,在圖像處理、生物醫(yī)療、大數(shù)據(jù)以及云計(jì)算安全等智能領(lǐng)域廣泛使用。但隨著當(dāng)前人工智能（AI）的快速發(fā)展,底層硬件面臨計(jì)算能力不足的瓶頸,對(duì)底層核心算法提出更高需求。盡管數(shù)字信號(hào)處理領(lǐng)域中FFT算法的提出已大大提升了計(jì)算性能,但面對(duì)工程上大點(diǎn)數(shù)FFT變換的巨大計(jì)算量和移動(dòng)終端的硬件資源限制,傳統(tǒng)FFT算法的運(yùn)算性能也無(wú)法滿足高速硬件的實(shí)時(shí)性需求,對(duì)其優(yōu)化加速及減少資源損耗十分必要。本文圍繞FFT算法優(yōu)化、硬件實(shí)現(xiàn)以及在全同態(tài)加密中的應(yīng)用進(jìn)行了研究,主要工作及創(chuàng)新如下:1、針對(duì)實(shí)數(shù)域和復(fù)數(shù)域上實(shí)現(xiàn)FFT算法不能達(dá)到高速率和低資源使用率的問(wèn)題,介紹并改進(jìn)了一種基于有限域的FFT算法,首先利用有限域的循環(huán)特性構(gòu)造最小多項(xiàng)式的方式來(lái)化解FFT算法的乘加法運(yùn)算次數(shù),以滿足底層算法加速的初步需求,隨后對(duì)算法進(jìn)行了相對(duì)應(yīng)的硬件實(shí)現(xiàn)和優(yōu)化,設(shè)計(jì)出基于GF（24）的15點(diǎn)FFT硬件實(shí)現(xiàn)框架,并對(duì)其在FPGA上完成驗(yàn)證。對(duì)比有限域離散傅里葉變換（Discrete Fourier Transform,DFT... 

【文章來(lái)源】：杭州電子科技大學(xué)浙江省

【文章頁(yè)數(shù)】：75 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題研究背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 FFT算法研究現(xiàn)狀
        1.2.2 FFT算法硬件實(shí)現(xiàn)研究現(xiàn)狀
        1.2.3 全同態(tài)加密研究現(xiàn)狀
    1.3 課題研究?jī)?nèi)容與章節(jié)安排
第二章 基礎(chǔ)理論介紹
    2.1 有限域和有限域運(yùn)算概述
        2.1.1 群和域
        2.1.2 有限域基礎(chǔ)
        2.1.3 二進(jìn)制域運(yùn)算
    2.2 FFT算法基礎(chǔ)原理
        2.2.1 傅里葉變換(FT)
        2.2.2 離散傅里葉變換(DFT)
        2.2.3 快速傅里葉變換(FFT)
        2.2.4 傳統(tǒng)快速傅里葉變換算法
    2.3 算法硬件實(shí)現(xiàn)方式介紹
        2.3.1 FPGA技術(shù)簡(jiǎn)介
        2.3.2 FPGA開(kāi)發(fā)流程
        2.3.3 系統(tǒng)開(kāi)發(fā)環(huán)境
    2.4 本章小結(jié)
第三章 基于有限域的FFT算法研究
    3.1 有限域FFT算法簡(jiǎn)述
    3.2 有限域FFT算法原理
    3.3 基于GF(2~4)的FFT算法實(shí)現(xiàn)
    3.4 算法硬件實(shí)現(xiàn)設(shè)計(jì)
        3.4.1 FPGA硬件實(shí)現(xiàn)
        3.4.2 算法仿真驗(yàn)證與分析
    3.5 本章小結(jié)
第四章 大整數(shù)乘法算法研究
    4.1 大整數(shù)乘法概述
    4.2 傳統(tǒng)大整數(shù)乘法算法
        4.2.1 Comba算法
        4.2.2 Karatsuba算法
    4.3 基于有限域FFT算法的大整數(shù)乘法算法設(shè)計(jì)
        4.3.1 基于有限域FFT的 Schonhage-Strassen算法研究
        4.3.2 算法演算
        4.3.3 算法硬件實(shí)現(xiàn)及仿真分析
    4.4 本章小結(jié)
第五章 面向全同態(tài)加密的大整數(shù)乘法算法研究
    5.1 算法原理和研究
        5.1.1 兩種全同態(tài)加密方案對(duì)比
        5.1.2 大整數(shù)乘法框架設(shè)計(jì)
        5.1.3 16點(diǎn)FFT算法設(shè)計(jì)及其優(yōu)化
    5.2 算法硬件實(shí)現(xiàn)
        5.2.1 優(yōu)化前的算法架構(gòu)設(shè)計(jì)
        5.2.2 優(yōu)化后的算法架構(gòu)設(shè)計(jì)
    5.3 算法性能分析與仿真
    5.4 本章小結(jié)
第六章 總結(jié)與展望
致謝
參考文獻(xiàn)
附錄


【參考文獻(xiàn)】：
期刊論文
[1]使用SMP的超大點(diǎn)數(shù)FFT算法研究與實(shí)現(xiàn)[J]. 錢炳鋒,孫以澤.  電子科技大學(xué)學(xué)報(bào). 2019(01)
[2]大整數(shù)乘法Sch?nhage-Strassen算法的多核并行化研究[J]. 趙玉文,劉芳芳,蔣麗娟,楊超.  軟件學(xué)報(bào). 2018(12)
[3]GF（28）上高矩陣為密鑰矩陣的Hill加密衍生算法[J]. 劉海峰,盧開(kāi)毅,梁星亮.  西南大學(xué)學(xué)報(bào)(自然科學(xué)版). 2018(11)
[4]RV32IM處理器乘法電路的設(shè)計(jì)與實(shí)現(xiàn)[J]. 張凱,李濤,秦晨蕊,圣飛.  微電子學(xué)與計(jì)算機(jī). 2018(09)
[5]面向全同態(tài)加密的有限域FFT算法FPGA設(shè)計(jì)[J]. 施佺,韓賽飛,黃新明,孫玲,謝星,唐天澤.  電子與信息學(xué)報(bào). 2018(01)
[6]變維度FFT硬件加速器結(jié)構(gòu)設(shè)計(jì)及FPGA實(shí)現(xiàn)[J]. 張多利,張玲佳,宋宇鯤.  微電子學(xué)與計(jì)算機(jī). 2017(12)
[7]同態(tài)加密技術(shù)及其在云計(jì)算隱私保護(hù)中的應(yīng)用[J]. 李宗育,桂小林,顧迎捷,李雪松,戴慧珺,張學(xué)軍.  軟件學(xué)報(bào). 2018(07)
[8]任意點(diǎn)存儲(chǔ)器結(jié)構(gòu)FFT處理器地址策略[J]. 夏凱鋒,周小平,吳斌.  北京理工大學(xué)學(xué)報(bào). 2017(09)
[9]有限域上置換多項(xiàng)式的幾種構(gòu)造[J]. 查正邦,胡磊.  密碼學(xué)報(bào). 2017(03)
[10]FFT算法硬件模塊的高層次綜合實(shí)現(xiàn)與優(yōu)化[J]. 孟祥剛,陳瑤,高騰,梁科,李國(guó)峰.  微電子學(xué). 2017(02)

碩士論文
[1]有限域上橢圓曲線基本算法快速實(shí)現(xiàn)的研究[D]. 段紹霞.青島大學(xué) 2016
[2]一種基于Verilog的大整數(shù)除法器的實(shí)現(xiàn)[D]. 龐勇.西安電子科技大學(xué) 2016



本文編號(hào)：3195584