HDL代碼內(nèi)部邏輯測試方法的研究與實現(xiàn)
發(fā)布時間:2021-05-09 03:11
隨著FPGA在各重要領域中越來越多的應用以及其復雜度和重要性的提高,使用硬件描述語言(HDL)來進行電路設計已經(jīng)成為一種趨勢。因此HDL代碼的質(zhì)量對系統(tǒng)安全性的影響變得越來越顯著,也就使其可靠性問題越來越突出。如今,如何保障構(gòu)成FPGA設計安全性重要環(huán)節(jié)之一的HDL代碼的質(zhì)量,快速高效地在日益復雜的HDL代碼中發(fā)現(xiàn)潛在的問題缺陷已經(jīng)成為重點研究的課題。因為FPGA的結(jié)構(gòu)和開發(fā)方式與軟件系統(tǒng)類似,HDL的語法和失效機理也與軟件語言相似,所以,可以使用成熟的軟件測試理論與方法對HDL代碼進行內(nèi)部邏輯測試。本文通過對相關的軟件測試理論與方法進行研究,并根據(jù)FPGA系統(tǒng)和Verilog20HDL的特點,對其進行修改與適用,提出了一種以靜態(tài)結(jié)構(gòu)分析與權(quán)重計算為基礎的測試方法。該方法通過對代碼內(nèi)部變量及程序路徑進行詞法分析與條件規(guī)約提取,得出代碼內(nèi)部的相關信息,并通過提出的主客觀綜合的權(quán)重分析法對提取出的變量進行權(quán)重賦予。通過計算出的權(quán)重系數(shù),可以合理地確定對代碼中的哪些程序路徑(中間變量)進行著重檢測,提高了測試的效率。同時根據(jù)提取的相關信息與權(quán)重系數(shù),可以指導具有代表性、針對性的測試用例輸入數(shù)...
【文章來源】:南京理工大學江蘇省 211工程院校
【文章頁數(shù)】:73 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
1 緒論
1.1 研究背景及意義
1.2 國內(nèi)外的研究現(xiàn)狀
1.3 論文的主要工作
1.4 論文的組織結(jié)構(gòu)
2 軟件測試基礎理論
2.1 軟件測試技術的分類
2.2 軟件測試模型
2.2.1 軟件測試V模型
2.2.2 軟件測試W模型
2.3 黑盒測試與白盒測試的對比
2.3.1 黑盒測試
2.3.2 白盒測試
2.3.3 灰盒測試
2.4 白盒測試的基本原則與優(yōu)點
2.5 白盒測試的充分性評價
2.5.1 語句覆蓋
2.5.2 判定覆蓋
2.5.3 條件覆蓋
2.5.4 條件/判定覆蓋
2.5.5 多重條件覆蓋
2.5.6 路徑覆蓋
2.6 測試用例的設計
2.6.1 測試用例的設計準則
2.6.2 測試用例的設計步驟
2.6.3 測試用例的覆蓋率
2.7 本章小結(jié)
3 軟件測試理論在FPGA系統(tǒng)中的適用
3.1 FPGA系統(tǒng)特有的測試要求分析
3.1.1 測試模型的改進
3.1.2 測試方法的改進與適用
3.1.3 測試用例設計的改進
3.2 Verilog HDL的特點
3.3 Verilog HDL代碼內(nèi)部分析
3.3.1 代碼內(nèi)部信息提取流程
3.3.2 詞法分析算法
3.3.3 條件規(guī)約提取算法
3.4 本章小結(jié)
4 權(quán)重分析算法
4.1 權(quán)重的基本概念和分類
4.2 權(quán)重分析方法的確定
4.3 主觀賦權(quán)法的確定
4.3.1 德爾菲法
4.3.2 相對比較法
4.3.3 連環(huán)比率法
4.3.4 層次分析法
4.4 客觀賦權(quán)法的確定
4.4.1 熵值法
4.4.2 主成分分析法
4.4.3 因子分析法
4.5 最終權(quán)數(shù)的確定
4.6 本章小結(jié)
5 測試方法和系統(tǒng)的實現(xiàn)與試驗
5.1 測試系統(tǒng)概述
5.2 測試系統(tǒng)的整體結(jié)構(gòu)
5.3 系統(tǒng)各部分的具體實現(xiàn)
5.3.1 文件管理模塊
5.3.2 代碼分析模塊
5.3.3 權(quán)重分析模塊
5.3.4 測試用例設計模塊
5.3.5 ISE軟件及Modelsim軟件
5.4 測試系統(tǒng)的試驗
5.5 本章小結(jié)
6 總結(jié)與展望
致謝
參考文獻
附錄
本文編號:3176502
【文章來源】:南京理工大學江蘇省 211工程院校
【文章頁數(shù)】:73 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
1 緒論
1.1 研究背景及意義
1.2 國內(nèi)外的研究現(xiàn)狀
1.3 論文的主要工作
1.4 論文的組織結(jié)構(gòu)
2 軟件測試基礎理論
2.1 軟件測試技術的分類
2.2 軟件測試模型
2.2.1 軟件測試V模型
2.2.2 軟件測試W模型
2.3 黑盒測試與白盒測試的對比
2.3.1 黑盒測試
2.3.2 白盒測試
2.3.3 灰盒測試
2.4 白盒測試的基本原則與優(yōu)點
2.5 白盒測試的充分性評價
2.5.1 語句覆蓋
2.5.2 判定覆蓋
2.5.3 條件覆蓋
2.5.4 條件/判定覆蓋
2.5.5 多重條件覆蓋
2.5.6 路徑覆蓋
2.6 測試用例的設計
2.6.1 測試用例的設計準則
2.6.2 測試用例的設計步驟
2.6.3 測試用例的覆蓋率
2.7 本章小結(jié)
3 軟件測試理論在FPGA系統(tǒng)中的適用
3.1 FPGA系統(tǒng)特有的測試要求分析
3.1.1 測試模型的改進
3.1.2 測試方法的改進與適用
3.1.3 測試用例設計的改進
3.2 Verilog HDL的特點
3.3 Verilog HDL代碼內(nèi)部分析
3.3.1 代碼內(nèi)部信息提取流程
3.3.2 詞法分析算法
3.3.3 條件規(guī)約提取算法
3.4 本章小結(jié)
4 權(quán)重分析算法
4.1 權(quán)重的基本概念和分類
4.2 權(quán)重分析方法的確定
4.3 主觀賦權(quán)法的確定
4.3.1 德爾菲法
4.3.2 相對比較法
4.3.3 連環(huán)比率法
4.3.4 層次分析法
4.4 客觀賦權(quán)法的確定
4.4.1 熵值法
4.4.2 主成分分析法
4.4.3 因子分析法
4.5 最終權(quán)數(shù)的確定
4.6 本章小結(jié)
5 測試方法和系統(tǒng)的實現(xiàn)與試驗
5.1 測試系統(tǒng)概述
5.2 測試系統(tǒng)的整體結(jié)構(gòu)
5.3 系統(tǒng)各部分的具體實現(xiàn)
5.3.1 文件管理模塊
5.3.2 代碼分析模塊
5.3.3 權(quán)重分析模塊
5.3.4 測試用例設計模塊
5.3.5 ISE軟件及Modelsim軟件
5.4 測試系統(tǒng)的試驗
5.5 本章小結(jié)
6 總結(jié)與展望
致謝
參考文獻
附錄
本文編號:3176502
本文鏈接:http://sikaile.net/kejilunwen/ruanjiangongchenglunwen/3176502.html
最近更新
教材專著