最近幾年,社會(huì)對(duì)于低功耗的測(cè)控系統(tǒng)要求越來(lái)越多。在一些特定場(chǎng)合中,除了對(duì)功耗有特定要求還對(duì)系統(tǒng)的尺寸和使用環(huán)境有嚴(yán)格要求。單獨(dú)的FPGA是集成電路中的半定制電路,解決了電路的不足和編程器門電路有限的問(wèn)題。近幾年測(cè)控系統(tǒng)的解決方案是使用DSP+FPGA和MCU+FPGA方案,由于DSP+FPGA的性能遠(yuǎn)遠(yuǎn)低于APSoC,所以本文選用APSoC平臺(tái)研發(fā)。Zynq是APSoC的一種性價(jià)比較高的芯片,Zynq全可編程SoC集成了雙核處理器ARM Cortex-A9(PS部分)和可編程邏輯單元(PL部分),為整個(gè)系統(tǒng)提供了很大靈活性和優(yōu)異的性能表現(xiàn)~([1])。為了將測(cè)控實(shí)現(xiàn)在APSoC中,本文研究了基于全可編程APSoC的測(cè)控系統(tǒng)的實(shí)現(xiàn)方案,并簡(jiǎn)單與原有的DSP6713平臺(tái)對(duì)比。本文研究?jī)?nèi)容有:1、對(duì)測(cè)控系統(tǒng)進(jìn)行需求分析,確定所需功能,對(duì)系統(tǒng)進(jìn)行總體方案的設(shè)計(jì)。2、研究底板硬件設(shè)計(jì)和APSoC硬件框架的搭建。硬件設(shè)計(jì)包括:電源系統(tǒng)、UART口、以太網(wǎng)口、SPI、AD7606、CAN口、GPIO口、按鍵、OTG。Vivado HLS實(shí)現(xiàn)FIR濾波IP核的創(chuàng)建方案。根據(jù)原理圖的設(shè)計(jì),繪制PCB電路板。3、研究軟件設(shè)計(jì),通過(guò)PyQt4對(duì)上位機(jī)控制界面進(jìn)行設(shè)計(jì)。4、使用Vivado搭建硬件電路,使用SDK搭建雙核系統(tǒng)。5、對(duì)設(shè)計(jì)的硬件電路和軟件進(jìn)行測(cè)試,對(duì)比軟件和硬核實(shí)現(xiàn)濾波的幅頻特性,并對(duì)測(cè)試結(jié)果分析。本文最后對(duì)系統(tǒng)進(jìn)行了測(cè)試,通過(guò)系統(tǒng)采集數(shù)據(jù),將數(shù)據(jù)實(shí)現(xiàn)FIR濾波,并通過(guò)上位機(jī)顯示濾波效果。對(duì)比HLS構(gòu)建的FIR核濾波速度約為軟件實(shí)現(xiàn)FIR濾波速度的6倍,幅頻特性曲線基本吻合。測(cè)試驗(yàn)證了基于APSoC的測(cè)控系統(tǒng)設(shè)計(jì)方案的可行性,驗(yàn)證了部分模塊的功能,能夠在縮小尺寸的條件下滿足特定場(chǎng)所的使用要求。
【學(xué)位單位】：云南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2018
【中圖分類】：TP311.52
【部分圖文】：

數(shù)據(jù)輸入處理輸出流程

乒乓數(shù)據(jù)存放結(jié)構(gòu)

核心板圖
【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 閆廣續(xù);袁縱橫;周小林;王曉輝;;基于ARM嵌入式Linux的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J];計(jì)算機(jī)測(cè)量與控制;2015年05期

2 齊亞萍;李亞;雷升杰;;基于ARM的遠(yuǎn)程數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J];自動(dòng)化與儀表;2015年03期

3 趙慶平;李素文;杜偉寧;姜恩華;;基于FPGA的SPI接口Flash控制器設(shè)計(jì)及其在存儲(chǔ)配置數(shù)據(jù)中的應(yīng)用[J];吉林大學(xué)學(xué)報(bào)(理學(xué)版);2014年05期

4 于克泳;孫建軍;;新一代16位8通道同步采樣ADC-AD7606在智能電網(wǎng)中的應(yīng)用[J];電子產(chǎn)品世界;2010年10期

5 王玨文;金偉信;蔡一兵;顏莉萍;;基于FPGA的SPI總線接口的實(shí)現(xiàn)[J];現(xiàn)代電子技術(shù);2010年14期

6 張安坤;王為民;胡協(xié)和;黃文君;;基于FPGA的控制系統(tǒng)高效通信架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)[J];浙江大學(xué)學(xué)報(bào)(工學(xué)版);2010年04期

7 陳亞梅;;基于DSP TMS320F2812的數(shù)字控制系統(tǒng)設(shè)計(jì)[J];荊門職業(yè)技術(shù)學(xué)院學(xué)報(bào);2007年12期

8 李保源;;Matplotlib在計(jì)算結(jié)果可視化中的應(yīng)用[J];現(xiàn)代計(jì)算機(jī);2007年01期

9 閆湛;虞鶴松;;基于DSP+FPGA的斷路器同步關(guān)合控制平臺(tái)的研制[J];計(jì)算機(jī)測(cè)量與控制;2006年12期

10 林凌,洪權(quán),李剛;雙通道數(shù)字式隔離器ADUMI201在CAN總線通信系統(tǒng)中的應(yīng)用[J];電子產(chǎn)品世界;2005年07期

相關(guān)博士學(xué)位論文 前2條

1 陸志堅(jiān);基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)并行結(jié)構(gòu)研究[D];哈爾濱工程大學(xué);2013年

2 陳曦;CAN總線實(shí)時(shí)性和可靠性若干問(wèn)題的研究[D];天津大學(xué);2010年

相關(guān)碩士學(xué)位論文 前10條

1 印琪駿;基于ZYNQ-7000全可編程平臺(tái)的多串口控制器設(shè)計(jì)[D];云南大學(xué);2016年

2 董勇;多通道微弱信號(hào)同步采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];重慶大學(xué);2015年

3 楊晶;基于FPGA的UART接口協(xié)議轉(zhuǎn)換模塊設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2014年

4 史興兵;基于Rashpberry Pi的數(shù)據(jù)采集系統(tǒng)的研究與實(shí)現(xiàn)[D];東北大學(xué);2014年

5 高新軍;面向RapidIO的AXI總線與YHFT_DSPXNAC總線的轉(zhuǎn)接橋設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

6 王先勝;基于FPGA的UART電路的設(shè)計(jì)與應(yīng)用[D];西安電子科技大學(xué);2014年

7 蔡輝;機(jī)載魚雷投放控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];復(fù)旦大學(xué);2012年

8 王波;基于FPGA的雙核導(dǎo)航計(jì)算機(jī)系統(tǒng)設(shè)計(jì)[D];哈爾濱工程大學(xué);2012年

9 蘇玉烽;千兆網(wǎng)絡(luò)通信系統(tǒng)的FPGA設(shè)計(jì)實(shí)現(xiàn)[D];西安電子科技大學(xué);2012年

10 王寶寶;基于DSP與FPGA的超近程防護(hù)系統(tǒng)火控計(jì)算機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[D];南京理工大學(xué);2012年

本文編號(hào)：2855304