【摘要】：針對(duì)以AM3354處理器與FPGA相結(jié)合的硬件平臺(tái),提出Android下GPMC總線驅(qū)動(dòng)程序的設(shè)計(jì)方案。論述了GPMC總線結(jié)構(gòu)原理,系統(tǒng)接口設(shè)計(jì)思路,分析了總線驅(qū)動(dòng)程序的開發(fā)流程和方法。完成了Android下GPMC總線驅(qū)動(dòng)程序的設(shè)計(jì),包括Linux內(nèi)核層的添加和Android HAL層的調(diào)用,并給出了關(guān)鍵實(shí)現(xiàn)代碼。Android下GPMC總線驅(qū)動(dòng)程序運(yùn)行良好,達(dá)到預(yù)定目標(biāo)。
【圖文】：

第6期刁彥華，賈寶青等:GPMC總線在AM3354與FPGA接口應(yīng)用中的Android驅(qū)動(dòng)實(shí)現(xiàn)AM3354處理器發(fā)出中斷請(qǐng)求命令［4－5］。GPMC總線結(jié)構(gòu)原理如圖1所示。圖1總線結(jié)構(gòu)原理圖1．3FPGA設(shè)計(jì)FPGA采用的是xilinx公司的V系列的virtex-6芯片，這款芯片具有成本低、功耗低、運(yùn)算速度快、內(nèi)部資源豐富等特點(diǎn)，它和前幾代產(chǎn)品相比功耗可以降低50%，成本也降低20%。不僅如此，它還完成了新的組合優(yōu)化，包括以下幾個(gè)方面，靈活性、收發(fā)器以及開發(fā)工具支持等［6－8］。FPGA通過(guò)內(nèi)部編程來(lái)模擬GPMC總線的讀寫時(shí)序，以實(shí)現(xiàn)AM3354與FPGA之間的通信。GPMC的驅(qū)動(dòng)程序?qū)⒁罁?jù)寄存器配置的值產(chǎn)生相應(yīng)的信號(hào)。FPGA根據(jù)GPMC總線的控制命令來(lái)完成相應(yīng)的操作1．4接口連接根據(jù)系統(tǒng)需求，決定將FPGA作為AM3354的外設(shè)，二者之間的通信協(xié)議決定采用NOR模式的通信方式，采用數(shù)據(jù)/地址非復(fù)用模式連接、同步通信方式。AM3354與FPGA具體連接如圖2所示。圖2AM3354與FPGA連接示意圖2GPMC總線寄存器配置GPMC總線驅(qū)動(dòng)的開發(fā)過(guò)程中必須對(duì)GPMC總線寄存器作深入的研究。為了配置GPMC總線寄存器，必須對(duì)GPMC總線寄存器的每一個(gè)位作詳細(xì)研究。GPMC總線可以被劃分為7個(gè)獨(dú)立的片選空間，每個(gè)片選空間都包括7個(gè)32bit的寄存器［9］。GPMC總線的工作模式、工作時(shí)序等都是依據(jù)這些寄存器中配置的內(nèi)容決定的。為了實(shí)現(xiàn)系統(tǒng)中特定的工作模式，，要對(duì)寄存器進(jìn)行一一配置。在對(duì)寄存器進(jìn)行配置的過(guò)程中，還需進(jìn)一步了解寄存器每一個(gè)位所代表的功能。對(duì)GPMC總線寄存器的關(guān)鍵位功能說(shuō)明如表1所示。表1GPMC總線寄存器功能位類型功能描述31快速讀使能快速讀，當(dāng)為0時(shí)不支持同步的快速讀為1時(shí)支持30、28讀類型這倆位分別控制單個(gè)讀寫和多個(gè)讀寫選擇，值為0時(shí)只支撐單

本文編號(hào)：2567374