天堂国产午夜亚洲专区-少妇人妻综合久久蜜臀-国产成人户外露出视频在线-国产91传媒一区二区三区

當前位置:主頁 > 科技論文 > 計算機論文 >

基于眾核處理器的工控網(wǎng)絡入侵檢測系統(tǒng)體系架構研究

發(fā)布時間:2017-09-17 23:43

  本文關鍵詞:基于眾核處理器的工控網(wǎng)絡入侵檢測系統(tǒng)體系架構研究


  更多相關文章: 入侵檢測 眾核處理器 移植優(yōu)化 節(jié)能降頻


【摘要】:隨著網(wǎng)絡安全形勢的惡化,特別是針對計算機控制系統(tǒng)的攻擊逐漸增加的情況下,如何為帶寬越來越高、業(yè)務越來越復雜的計算機網(wǎng)絡(工業(yè)控制網(wǎng)絡)提供安全防護能力成為信息安全和計算機網(wǎng)絡領域重點和熱點的問題。傳統(tǒng)的專用處理集成電路等硬件方案靈活性不足,無法應對復雜多樣的攻擊手段,而普通多核處理器的處理能力又不足以應對高速擴充的網(wǎng)絡帶寬;诒姾颂幚砥饔嬎闫脚_上構建的高速的入侵檢測系統(tǒng)為這一問題的解決提供了契機。本文主要研究如何在眾核處理器下設計實現(xiàn)高效的網(wǎng)絡流量處理架構,從而提高入侵檢測系統(tǒng)的處理能力。與此同時,降低眾核處理器的能源消耗,為大規(guī)模部署和應用提供條件。本文對常見的網(wǎng)絡流量并行處理架構進行了分析,對經(jīng)典的RTC模型和SPL模型進行了實驗評測,找出適合于眾核處理器、多隊列網(wǎng)卡的網(wǎng)絡流量處理架構。實驗證明,對于近似入侵檢測系統(tǒng)的應用,現(xiàn)網(wǎng)環(huán)境SPL模型的處理性能較RTC模型高55.9%。本文在眾核處理器環(huán)境下移植并優(yōu)化了入侵檢測系統(tǒng)。針對眾核處理器體系結構特點,提出了原始報文獲取、線程管理同步、內(nèi)存管理等優(yōu)化方法。實驗證明,移植優(yōu)化后的入侵檢測系統(tǒng)在現(xiàn)網(wǎng)流量下,采用1U集成4顆TILEGX-36處理器的服務器具備18Gbps勺處理能力。本文提出了一種基于模型預測的眾核處理器軟件節(jié)能降頻方法SAFS.該方法通過引入一個對未來網(wǎng)絡流量進行預測的沙箱模型來確定最優(yōu)的處理器頻率調(diào)整序列。實驗證明,SAFS方法應用于復雜處理器和裝備大量內(nèi)存的入侵檢測設備時,在能量消耗和切換次數(shù)兩個指標上具有較好的改進效果。
【關鍵詞】:入侵檢測 眾核處理器 移植優(yōu)化 節(jié)能降頻
【學位授予單位】:北京化工大學
【學位級別】:碩士
【學位授予年份】:2016
【分類號】:TP332;TP393.08
【目錄】:
  • 摘要4-6
  • ABSTRACT6-12
  • 第一章 緒論12-24
  • 1.1 研究背景與意義12-14
  • 1.2 入侵檢測系統(tǒng)14-17
  • 1.3 硬件處理平臺17-21
  • 1.3.1 通用多核處理器及加速方案18-21
  • 1.3.2 網(wǎng)絡多核處理器21
  • 1.4 課題的主要研究內(nèi)容21-22
  • 1.5 內(nèi)容安排22-24
  • 第二章 并行網(wǎng)絡流量處理架構評估24-32
  • 2.1 并行設計理論24-25
  • 2.2 常見并行處理架構25-26
  • 2.3 并行處理架構測評26-30
  • 2.3.1 評測環(huán)境26-28
  • 2.3.2 實驗室測評結果28-29
  • 2.3.3 現(xiàn)網(wǎng)環(huán)境測評結果29
  • 2.3.4 實驗結果分析29-30
  • 2.4 本章總結30-32
  • 第三章 網(wǎng)絡入侵檢測系統(tǒng)在眾核平臺的移植優(yōu)化32-56
  • 3.1 TILEGX體系結構與移植優(yōu)化方法概述32-34
  • 3.2 并行處理架構設計34-36
  • 3.3 原始報文獲取36-39
  • 3.4 線程管理與同步39-40
  • 3.5 內(nèi)存管理優(yōu)化40-47
  • 3.5.1 TILEGX內(nèi)存管理特點40-42
  • 3.5.2 內(nèi)存管理器設計42-43
  • 3.5.3 內(nèi)存管理器實現(xiàn)43-47
  • 3.6 實驗與評價47-54
  • 3.6.1 實驗環(huán)境47-48
  • 3.6.2 數(shù)據(jù)集與規(guī)則配置48-49
  • 3.6.3 實驗過程與結果49-51
  • 3.6.4 實驗結果分析51-54
  • 3.7 本章總結54-56
  • 第四章 眾核處理器軟件節(jié)能降頻方法56-66
  • 4.1 引言56-57
  • 4.2 SAFS節(jié)能降頻方法57-61
  • 4.2.1 流量預測模型58-59
  • 4.2.2 操作枚舉器59
  • 4.2.3 內(nèi)部模型59-60
  • 4.2.4 操作序列優(yōu)化60-61
  • 4.3 實驗與評價61-63
  • 4.3.1 數(shù)據(jù)集61
  • 4.3.2 實驗設計61-62
  • 4.3.3 實驗結果62-63
  • 4.4 本章總結63-66
  • 第五章 總結與展望66-68
  • 參考文獻68-72
  • 致謝72-74
  • 研究成果及發(fā)表的學術論文74-76
  • 作者和導師簡介76-78
  • 附件78-79
,

本文編號:872124

資料下載
論文發(fā)表

本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/872124.html


Copyright(c)文論論文網(wǎng)All Rights Reserved | 網(wǎng)站地圖 |

版權申明:資料由用戶6e794***提供,本站僅收錄摘要或目錄,作者需要刪除請E-mail郵箱bigeng88@qq.com