發(fā)布時(shí)間：2017-09-17 23:43

  本文關(guān)鍵詞：基于眾核處理器的工控網(wǎng)絡(luò)入侵檢測系統(tǒng)體系架構(gòu)研究

  更多相關(guān)文章： 入侵檢測 眾核處理器 移植優(yōu)化 節(jié)能降頻

【摘要】：隨著網(wǎng)絡(luò)安全形勢的惡化,特別是針對計(jì)算機(jī)控制系統(tǒng)的攻擊逐漸增加的情況下,如何為帶寬越來越高、業(yè)務(wù)越來越復(fù)雜的計(jì)算機(jī)網(wǎng)絡(luò)(工業(yè)控制網(wǎng)絡(luò))提供安全防護(hù)能力成為信息安全和計(jì)算機(jī)網(wǎng)絡(luò)領(lǐng)域重點(diǎn)和熱點(diǎn)的問題。傳統(tǒng)的專用處理集成電路等硬件方案靈活性不足,無法應(yīng)對復(fù)雜多樣的攻擊手段,而普通多核處理器的處理能力又不足以應(yīng)對高速擴(kuò)充的網(wǎng)絡(luò)帶寬�；诒姾颂幚砥饔�(jì)算平臺上構(gòu)建的高速的入侵檢測系統(tǒng)為這一問題的解決提供了契機(jī)。本文主要研究如何在眾核處理器下設(shè)計(jì)實(shí)現(xiàn)高效的網(wǎng)絡(luò)流量處理架構(gòu),從而提高入侵檢測系統(tǒng)的處理能力。與此同時(shí),降低眾核處理器的能源消耗,為大規(guī)模部署和應(yīng)用提供條件。本文對常見的網(wǎng)絡(luò)流量并行處理架構(gòu)進(jìn)行了分析,對經(jīng)典的RTC模型和SPL模型進(jìn)行了實(shí)驗(yàn)評測,找出適合于眾核處理器、多隊(duì)列網(wǎng)卡的網(wǎng)絡(luò)流量處理架構(gòu)。實(shí)驗(yàn)證明,對于近似入侵檢測系統(tǒng)的應(yīng)用,現(xiàn)網(wǎng)環(huán)境SPL模型的處理性能較RTC模型高55.9%。本文在眾核處理器環(huán)境下移植并優(yōu)化了入侵檢測系統(tǒng)。針對眾核處理器體系結(jié)構(gòu)特點(diǎn),提出了原始報(bào)文獲取、線程管理同步、內(nèi)存管理等優(yōu)化方法。實(shí)驗(yàn)證明,移植優(yōu)化后的入侵檢測系統(tǒng)在現(xiàn)網(wǎng)流量下,采用1U集成4顆TILEGX-36處理器的服務(wù)器具備18Gbps勺處理能力。本文提出了一種基于模型預(yù)測的眾核處理器軟件節(jié)能降頻方法SAFS.該方法通過引入一個(gè)對未來網(wǎng)絡(luò)流量進(jìn)行預(yù)測的沙箱模型來確定最優(yōu)的處理器頻率調(diào)整序列。實(shí)驗(yàn)證明,SAFS方法應(yīng)用于復(fù)雜處理器和裝備大量內(nèi)存的入侵檢測設(shè)備時(shí),在能量消耗和切換次數(shù)兩個(gè)指標(biāo)上具有較好的改進(jìn)效果。
【關(guān)鍵詞】：入侵檢測 眾核處理器 移植優(yōu)化 節(jié)能降頻
【學(xué)位授予單位】：北京化工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TP332;TP393.08
【目錄】：

• 摘要4-6
• ABSTRACT6-12
• 第一章 緒論12-24
• 1.1 研究背景與意義12-14
• 1.2 入侵檢測系統(tǒng)14-17
• 1.3 硬件處理平臺17-21
• 1.3.1 通用多核處理器及加速方案18-21
• 1.3.2 網(wǎng)絡(luò)多核處理器21
• 1.4 課題的主要研究內(nèi)容21-22
• 1.5 內(nèi)容安排22-24
• 第二章 并行網(wǎng)絡(luò)流量處理架構(gòu)評估24-32
• 2.1 并行設(shè)計(jì)理論24-25
• 2.2 常見并行處理架構(gòu)25-26
• 2.3 并行處理架構(gòu)測評26-30
• 2.3.1 評測環(huán)境26-28
• 2.3.2 實(shí)驗(yàn)室測評結(jié)果28-29
• 2.3.3 現(xiàn)網(wǎng)環(huán)境測評結(jié)果29
• 2.3.4 實(shí)驗(yàn)結(jié)果分析29-30
• 2.4 本章總結(jié)30-32
• 第三章 網(wǎng)絡(luò)入侵檢測系統(tǒng)在眾核平臺的移植優(yōu)化32-56
• 3.1 TILEGX體系結(jié)構(gòu)與移植優(yōu)化方法概述32-34
• 3.2 并行處理架構(gòu)設(shè)計(jì)34-36
• 3.3 原始報(bào)文獲取36-39
• 3.4 線程管理與同步39-40
• 3.5 內(nèi)存管理優(yōu)化40-47
• 3.5.1 TILEGX內(nèi)存管理特點(diǎn)40-42
• 3.5.2 內(nèi)存管理器設(shè)計(jì)42-43
• 3.5.3 內(nèi)存管理器實(shí)現(xiàn)43-47
• 3.6 實(shí)驗(yàn)與評價(jià)47-54
• 3.6.1 實(shí)驗(yàn)環(huán)境47-48
• 3.6.2 數(shù)據(jù)集與規(guī)則配置48-49
• 3.6.3 實(shí)驗(yàn)過程與結(jié)果49-51
• 3.6.4 實(shí)驗(yàn)結(jié)果分析51-54
• 3.7 本章總結(jié)54-56
• 第四章 眾核處理器軟件節(jié)能降頻方法56-66
• 4.1 引言56-57
• 4.2 SAFS節(jié)能降頻方法57-61
• 4.2.1 流量預(yù)測模型58-59
• 4.2.2 操作枚舉器59
• 4.2.3 內(nèi)部模型59-60
• 4.2.4 操作序列優(yōu)化60-61
• 4.3 實(shí)驗(yàn)與評價(jià)61-63
• 4.3.1 數(shù)據(jù)集61
• 4.3.2 實(shí)驗(yàn)設(shè)計(jì)61-62
• 4.3.3 實(shí)驗(yàn)結(jié)果62-63
• 4.4 本章總結(jié)63-66
• 第五章 總結(jié)與展望66-68
• 參考文獻(xiàn)68-72
• 致謝72-74
• 研究成果及發(fā)表的學(xué)術(shù)論文74-76
• 作者和導(dǎo)師簡介76-78
• 附件78-79

，

本文編號：872124