本文關(guān)鍵詞：一種兼容MCS-51指令集的單片機內(nèi)核的設(shè)計與驗證

  更多相關(guān)文章： 51內(nèi)核 流水線 數(shù)據(jù)沖突 功能驗證 單片機

【摘要】：本文重點設(shè)計了一款兼容MCS-51指令集系統(tǒng)的51內(nèi)核，，它包括微處理器和中斷系統(tǒng)兩部分。本設(shè)計在功能上可完成111條指令的邏輯功能以及22個中斷源的中斷仲裁。 在微處理器設(shè)計方面，將CISC指令集系統(tǒng)微處理器設(shè)計技術(shù)與RISC系統(tǒng)微處理器架構(gòu)設(shè)計技術(shù)相融合，提出了一種多周期指令和流水線技術(shù)相結(jié)合的方法，并設(shè)計了一款流水線實現(xiàn)的CISC指令集架構(gòu)的微處理器。本設(shè)計分為三級流水線，包括取指級、譯碼級和執(zhí)行級，取指級和譯碼級完成將指令碼取出并對其譯碼的功能，執(zhí)行級在一個時鐘周期內(nèi)完成取操作數(shù)、運算和寫回三步操作，避免了數(shù)據(jù)沖突問題。運算單元的處理上采用了不恢復(fù)余數(shù)算法的除法器，提高計算速度。在中斷系統(tǒng)的設(shè)計上，對22個中斷源的中斷仲裁采取分組并行、三級串行的仲裁電路。 本文還搭建了針對內(nèi)核的驗證平臺，對51指令集進(jìn)行了功能驗證，對流水線沖突等問題做了焦點驗證，同時隨機生成中斷源對中斷系統(tǒng)的進(jìn)行了相應(yīng)的功能驗證。最后在SMIC0.13μm工藝下對設(shè)計進(jìn)行了邏輯綜合，其頻率可達(dá)100MHz，面積為18.5萬μm2。
【關(guān)鍵詞】：51內(nèi)核 流水線 數(shù)據(jù)沖突 功能驗證 單片機
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP368.1
【目錄】：

• 摘要5-6
• Abstract6-9
• 第一章 緒論9-13
• 1.1 課題研究背景9
• 1.2 國內(nèi)外研究現(xiàn)狀與趨勢9-11
• 1.3 論文主要內(nèi)容和章節(jié)結(jié)構(gòu)11-13
• 1.3.1 論文主要內(nèi)容11-12
• 1.3.2 論文章節(jié)結(jié)構(gòu)12-13
• 第二章 典型 8051 內(nèi)核架構(gòu)分析13-23
• 2.1 8051 單片機的基本結(jié)構(gòu)13-14
• 2.2 8051 內(nèi)核技術(shù)分析14-21
• 2.2.1 8051 內(nèi)核指標(biāo)14-15
• 2.2.2 指令集以及時序分析15-20
• 2.2.3 8051 內(nèi)核存儲系統(tǒng)20-21
• 2.3 本章小結(jié)21-23
• 第三章 兼容 MCS-51 內(nèi)核的設(shè)計23-47
• 3.1 內(nèi)核的架構(gòu)設(shè)計23-29
• 3.1.1 內(nèi)核總體設(shè)計方案23-26
• 3.1.2 內(nèi)核接口描述26-28
• 3.1.3 內(nèi)核內(nèi)部特殊功能寄存器的描述28-29
• 3.2 微處理器 CISC 指令集的流水線架構(gòu)29-39
• 3.2.1 流水線技術(shù)簡介30-32
• 3.2.2 CISC 指令集系統(tǒng)實現(xiàn)流水線的難點32-33
• 3.2.3 本設(shè)計中的流水線實現(xiàn)33-39
• 3.3 微處理器的運算單元39-42
• 3.3.1 運算單元設(shè)計分析39-41
• 3.3.2 除法器單元的設(shè)計41-42
• 3.4 中斷系統(tǒng)的設(shè)計42-46
• 3.4.1 中斷源以及服務(wù)程序43-44
• 3.4.2 中斷系統(tǒng)架構(gòu)設(shè)計44-46
• 3.5 本章小結(jié)46-47
• 第四章 兼容 MCS-51 的內(nèi)核的驗證與綜合47-69
• 4.1 微處理器的驗證47-50
• 4.1.1 驗證技術(shù)概述47-49
• 4.1.2 微處理器的功能驗證技術(shù)49-50
• 4.2 內(nèi)核的驗證與結(jié)果分析50-63
• 4.2.1 內(nèi)核的功能驗證分析50-52
• 4.2.2 微處理器關(guān)鍵點的功能驗證52-54
• 4.2.3 微處理器指令集的功能驗證54-61
• 4.2.4 中斷系統(tǒng)的功能驗證61-63
• 4.3 內(nèi)核的邏輯綜合63-67
• 4.4 內(nèi)核的形式驗證67
• 4.5 本章小結(jié)67-69
• 第五章 結(jié)束語69-71
• 5.1 總結(jié)69-70
• 5.2 技術(shù)展望70-71
• 致謝71-73
• 參考文獻(xiàn)73-75
• 研究成果75-76

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前6條

1 張珩;沈海華;;龍芯2號微處理器的功能驗證[J];計算機研究與發(fā)展;2006年06期

2 郭陽,李暾,李思昆;微處理器功能驗證方法研究[J];計算機工程與應(yīng)用;2003年05期

3 陳天超;馮百明;;單精度浮點數(shù)累加和誤差研究[J];計算機應(yīng)用;2013年06期

4 趙娟;李振坤;劉怡俊;張�；�;劉玉轉(zhuǎn);;基于Verilog HDL設(shè)計實現(xiàn)的乘法器性能研究[J];微計算機信息;2008年08期

5 曹學(xué)飛;張盛兵;張駿;;32位CISC微處理器流水線的設(shè)計[J];微電子學(xué)與計算機;2007年04期

6 楊光;趙慶哲;;用Design Compiler進(jìn)行邏輯綜合概述[J];微處理機;2010年05期

本文編號：564982