發(fā)布時間：2017-07-16 15:10

  本文關鍵詞：基于Zynq的LS-SVM算法加速器設計

  更多相關文章： 異構 軟硬件協(xié)同設計 片上系統(tǒng) 數(shù)據(jù)通路 高層次綜合

【摘要】：最小二乘支持向量機LS-SVM(Least Squares Support Vector Mechine)憑借訓練效率高、泛化能力強等優(yōu)勢被廣泛應用于復雜系統(tǒng)的在線或實時健康管理,而在線、實時的系統(tǒng)健康管理平臺對計算性能、功耗、體積和重量上都存在嚴格的約束,因此,往往依托于嵌入式計算平臺實現(xiàn)。由于LS-SVM算法的計算復雜度高,對計算資源要求也較高,采用傳統(tǒng)的基于FPGA的可重構計算編程實現(xiàn)復雜,且對計算任務調(diào)度不靈活,然而近年來,逐漸發(fā)展的異構So C憑借并行化、可定制、低功耗的優(yōu)勢,為復雜系統(tǒng)的在線實時健康管理提供了嶄新的解決思路。本文基于Xilinx公司最新的Zynq系列So C,實現(xiàn)LS-SVM算法的嵌入式計算加速器設計,力圖解決嵌入式So C中處理器系統(tǒng)PS(Processing System)和可編程邏輯PL(Programmable Logic)的協(xié)同設計問題,以及基于高層次綜合(High Level Synthesis,HLS)開發(fā)方式的PL固件邏輯快速設計、仿真和驗證問題,為以LS-SVM為代表的機器學習算法的在線或實時健康管理應用提供可行的解決方案,也為復雜算法的嵌入式高性能計算提供設計參考。首先,本文開展LS-SVM算法加速器的結構設計。根據(jù)LS-SVM算法的特點和異構So C中軟硬件的處理特性,對計算任務進行合理的軟硬件劃分,確定PS和PL兩部分的功能。進而,通過構建具有快速數(shù)據(jù)傳輸機制的片上系統(tǒng),實現(xiàn)異構平臺下PS和PL之間的快速數(shù)據(jù)訪存。另外,針對整個算法的任務調(diào)度,進行了片上系統(tǒng)的控制流程設計,實現(xiàn)基于異構So C的流水計算。其次,在結構設計基礎上,開展算法加速器的數(shù)據(jù)通路和控制程序設計。根據(jù)軟硬件劃分結果,將算法中的核函數(shù)計算和線性方程組求解分別予以實現(xiàn)。針對核函數(shù)計算模塊,在PS部分進行了軟件控制程序設計;而對于計算復雜度最高的線性方程組求解模塊,選取喬里斯基分解(Cholesky decomposition)方法進行求解,并基于HLS開發(fā)方式進行數(shù)據(jù)通路設計,進而通過選擇循環(huán)展開、循環(huán)流水等優(yōu)化指令實現(xiàn)基于HLS的優(yōu)化方案設計。最后,為了驗證本課題設計的合理性和有效性,將設計的LS-SVM算法加速器應用到系統(tǒng)健康管理中重點關注的時間序列預測問題,并與PC平臺、ARM處理器以及Virtex-5可重構計算平臺,在計算效率、計算誤差、資源消耗、功耗以及開發(fā)周期等方面進行了比較。最終實驗表明,本文基于異構So C的LS-SVM算法加速器能夠為嵌入式高性能計算應用提供一種良好的解決方案,同時,為基于HLS的開發(fā)設計提供參考。
【關鍵詞】：異構 軟硬件協(xié)同設計 片上系統(tǒng) 數(shù)據(jù)通路 高層次綜合
【學位授予單位】：哈爾濱工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP181;TP332
【目錄】：

• 摘要4-6
• Abstract6-10
• 第1章 緒論10-23
• 1.1 課題來源及研究的目的和意義10-11
• 1.2 國內(nèi)外研究現(xiàn)狀分析11-20
• 1.2.1 相關基礎理論11-18
• 1.2.1.1 LS-SVM算法11-13
• 1.2.1.2 Zynq So C13-15
• 1.2.1.3 HLS15-18
• 1.2.2 SVM算法加速器研究及應用現(xiàn)狀18-20
• 1.2.2.1 SVM算法加速器研究現(xiàn)狀18-19
• 1.2.2.2 SVM算法加速器應用現(xiàn)狀19-20
• 1.3 主要研究內(nèi)容20-22
• 1.4 論文組織結構22-23
• 第2章 LS-SVM算法加速器的結構設計23-36
• 2.1 基于Zynq So C的軟硬件劃分23-27
• 2.1.1 軟硬件協(xié)同設計23-24
• 2.1.2 軟硬件劃分24-27
• 2.2 基于Zynq So C的結構設計27-33
• 2.2.1 處理器系統(tǒng)結構設計29-31
• 2.2.2 可編程邏輯結構設計31-33
• 2.3 LS-SVM算法的任務調(diào)度設計33-34
• 2.4 本章小結34-36
• 第3章 LS-SVM算法加速器的實現(xiàn)36-56
• 3.1 核函數(shù)計算模塊的實現(xiàn)36-37
• 3.2 線性方程組求解模塊的實現(xiàn)37-51
• 3.2.1 基于HLS的線性方程組求解模塊設計38-47
• 3.2.1.1 計算模式的選擇38-41
• 3.2.1.2 數(shù)據(jù)通路的設計41-47
• 3.2.2 基于HLS的線性方程組求解模塊優(yōu)化47-51
• 3.3 LS-SVM算法的任務調(diào)度實現(xiàn)51-55
• 3.4 本章小結55-56
• 第4章 LS-SVM算法加速器的性能評估56-68
• 4.1 實驗設計56-60
• 4.1.1 基于Zynq So C的實驗設計57-59
• 4.1.2 對比實驗設計59-60
• 4.1.2.1 PC平臺的實驗設計59
• 4.1.2.2 ARM處理器平臺的實驗設計59
• 4.1.2.3 Virtex-5 動態(tài)重構平臺的實驗設計59-60
• 4.2 實驗結果及分析60-67
• 4.3 本章小結67-68
• 結論68-70
• 參考文獻70-76
• 攻讀學位期間發(fā)表的學術論文及發(fā)明專利76-78
• 致謝78

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前2條

1 James Hrica;;利用賽靈思Vivado HLS實現(xiàn)浮點設計[J];今日電子;2013年01期

2 王少軍;劉琦;仲雪潔;彭喜元;;一種解線性最小二乘問題的FPGA計算方法[J];儀器儀表學報;2012年03期

中國博士學位論文全文數(shù)據(jù)庫 前2條

1 劉大同;基于Online SVR的在線時間序列預測方法及其應用研究[D];哈爾濱工業(yè)大學;2010年

2 王少軍;時間序列預測的可重構計算研究[D];哈爾濱工業(yè)大學;2012年

中國碩士學位論文全文數(shù)據(jù)庫 前2條

1 廖春科;SoC軟硬件協(xié)同設計關鍵技術研究[D];國防科學技術大學;2009年

2 王淑玲;基于ZYNQ實現(xiàn)實時人臉檢測技術的研究[D];南京理工大學;2014年

，

本文編號：549256