本文關(guān)鍵詞：高速大容量存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：數(shù)據(jù)存儲(chǔ)設(shè)備廣泛應(yīng)用于雷達(dá)、通信、醫(yī)療衛(wèi)生、工業(yè)自動(dòng)化等各行業(yè)。在雷達(dá)系統(tǒng)中，數(shù)據(jù)帶寬不斷增加，需要高速大容量存儲(chǔ)設(shè)備實(shí)時(shí)記錄海量數(shù)據(jù)。 本文針對(duì)雷達(dá)數(shù)據(jù)存儲(chǔ)的特點(diǎn)，設(shè)計(jì)一款以NAND FLASH為存儲(chǔ)介質(zhì)、以FPGA為主控制器的高速大容量存儲(chǔ)系統(tǒng)。在硬件設(shè)計(jì)中，使用流水和并行的方式操作NAND FLASH陣列，增加了存儲(chǔ)速度；使用PCIe和GTX接口，提供了很高的傳輸帶寬；實(shí)現(xiàn)糾正8比特錯(cuò)誤的BCH編碼，解決了數(shù)據(jù)可靠性問題。在軟件設(shè)計(jì)中，使用MicroBlaze嵌入式微處理器完成存儲(chǔ)系統(tǒng)與其它系統(tǒng)之間的通信協(xié)議解析，極大的提高了系統(tǒng)的復(fù)用性和可升級(jí)性，縮短了存儲(chǔ)系統(tǒng)的設(shè)計(jì)時(shí)間。該系統(tǒng)搭載了96片NAND FLASH，，容量達(dá)到3TB，存儲(chǔ)速度大于1.5GB/s，實(shí)現(xiàn)了導(dǎo)入、導(dǎo)出、記錄、回放和簡(jiǎn)單的文件管理功能。 大量的實(shí)驗(yàn)結(jié)果表明，本文所設(shè)計(jì)的高速大容量存儲(chǔ)系統(tǒng)容量、存取速度、傳輸帶寬、數(shù)據(jù)可靠性等技術(shù)指標(biāo)滿足設(shè)計(jì)要求，系統(tǒng)能在復(fù)雜條件下穩(wěn)定可靠的工作，可操作性強(qiáng)。
【關(guān)鍵詞】：大容量固態(tài)存儲(chǔ) PCIe接口 BCH編碼 NAND Flash控制器
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TN957;TP333
【目錄】：

• 摘要3-4
• Abstract4-7
• 第一章 緒論7-13
• 1.1 課題研究背景和意義7
• 1.2 存儲(chǔ)系統(tǒng)的研究現(xiàn)狀和發(fā)展趨勢(shì)7-12
• 1.2.1 國(guó)外研究現(xiàn)狀7-9
• 1.2.2 國(guó)內(nèi)研究現(xiàn)狀9-11
• 1.2.3 存儲(chǔ)系統(tǒng)的發(fā)展趨勢(shì)11-12
• 1.3 論文結(jié)構(gòu)安排12-13
• 第二章 存儲(chǔ)系統(tǒng)方案設(shè)計(jì)13-31
• 2.1 存儲(chǔ)系統(tǒng)的需求分析和方案13-14
• 2.1.1 存儲(chǔ)系統(tǒng)的功能需求13
• 2.1.2 存儲(chǔ)系統(tǒng)的技術(shù)指標(biāo)13-14
• 2.1.3 存儲(chǔ)系統(tǒng)的方案選擇14
• 2.2 主要芯片選型和介紹14-23
• 2.2.1 存儲(chǔ)芯片的選型15-16
• 2.2.2 存儲(chǔ)芯片的介紹16-19
• 2.2.3 FLASH 陣列的組織19-20
• 2.2.4 主控芯片的選型20-22
• 2.2.5 主控芯片介紹22-23
• 2.3 硬件平臺(tái)實(shí)現(xiàn)的要點(diǎn)23-28
• 2.3.1 高速接口設(shè)計(jì)23-24
• 2.3.2 電源設(shè)計(jì)24-28
• 2.4 軟件的結(jié)構(gòu)設(shè)計(jì)28-29
• 2.5 本章總結(jié)29-31
• 第三章 PCIe 控制器的設(shè)計(jì)與實(shí)現(xiàn)31-45
• 3.1 PCIe 總線概述31-36
• 3.1.1 PCIe 總線的拓?fù)浣Y(jié)構(gòu)31-32
• 3.1.2 PCIe 設(shè)備的分層結(jié)構(gòu)32-33
• 3.1.3 PCIe 總線事務(wù)33-35
• 3.1.4 PCIe 中斷35-36
• 3.2 PCIe 端點(diǎn) IP 核36-38
• 3.3 PCIe BMD 的設(shè)計(jì)與實(shí)現(xiàn)38-43
• 3.3.1 發(fā)送引擎39-40
• 3.3.2 接收引擎40-41
• 3.3.3 DMA 控制器的驗(yàn)證41-43
• 3.4 本章小結(jié)43-45
• 第四章 差錯(cuò)控制編碼45-59
• 4.1 BCH 碼基本原理45-47
• 4.1.1 BCH 介紹45
• 4.1.2 BCH 碼編譯碼原理45-47
• 4.2 有限域乘法器的設(shè)計(jì)47-49
• 4.3 BCH 編碼器49-51
• 4.3.1 BCH 編譯碼器的設(shè)計(jì)49
• 4.3.2 并行 BCH 編碼的實(shí)現(xiàn)49-50
• 4.3.3 并行 BCH 編碼器接口50-51
• 4.4 BCH 譯碼器51-57
• 4.4.1 計(jì)算伴隨式 S51-53
• 4.4.2 錯(cuò)誤位置多項(xiàng)式求解53-55
• 4.4.3 錢搜索模塊55-56
• 4.4.4 譯碼器的接口設(shè)計(jì)56-57
• 4.5 本章總結(jié)57-59
• 第五章 FLASH 陣列控制59-69
• 5.1 FLASH 控制器的設(shè)計(jì)59-65
• 5.1.1 控制器整體設(shè)計(jì)59-60
• 5.1.2 復(fù)位和設(shè)置屬性操作60-61
• 5.1.3 雙 plane 頁編程操作61-63
• 5.1.4 雙 plane 頁讀取操作63-64
• 5.1.5 雙 plane 塊擦除操作64-65
• 5.2 壞塊管理65-67
• 5.2.1 初始?jí)膲K表的建立66
• 5.2.2 壞塊表的維護(hù)66-67
• 5.3 文件管理67-68
• 5.4 本章小結(jié)68-69
• 結(jié)束語69-71
• 致謝71-73
• 參考文獻(xiàn)73-75
• 碩士期間研究成果75-76

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫 前2條

1 王順;戴瑜興;段小康;;基于FPGA的NAND Flash控制接口電路設(shè)計(jì)[J];計(jì)算機(jī)工程與科學(xué);2010年07期

2 彭兵;步凱;徐欣;;NAND Flash壞塊管理研究[J];微處理機(jī);2009年02期

  本文關(guān)鍵詞：高速大容量存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：472008