本文關鍵詞：實時低功耗的ARM中斷控制器IP的設計與實現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著生活水平的提高，國家對邊遠地區(qū)的醫(yī)療服務也將改變傳統(tǒng)的模式，便攜式與遠程實時醫(yī)療將成為未來服務體系中的一個重要手段，研發(fā)各類移動式醫(yī)療設備及開發(fā)芯片就顯得尤為迫切。而中斷控制器作為芯片中連接外部設備與CPU的樞紐，隨著芯片復雜度的增加，擔當?shù)娜蝿找苍絹碓街匾湫阅艿膬?yōu)劣將直接影響到整個系統(tǒng)的性能。一個功能完備的中斷系統(tǒng)，能極大地提高計算機處理事件的能力，提高效率，增強實時性。本項目所研究的中斷控制器便是針對低功耗移動醫(yī)療監(jiān)控系統(tǒng)，是其中不可或缺的重要模塊。 本課題采用自頂向下的方法完成對中斷控制器IP的設計，采用AMBA AHB總線接口，增強了中斷控制器的通用性和可移植性�？梢詫崿F(xiàn)32種不同類型的中斷，為每一個中斷源都提供一個向量寄存器，保證在任何時刻都只有一個中斷在執(zhí)行處理。提供16個中斷優(yōu)先級，以滿足實際應用的需要，同時還配置多種工作模式，避免在某些場合造成的惡意訪問，提高中斷控制器的安全性。為了給予中斷控制器升級的空間，提供擴展中斷接口的功能，支持菊花鏈結構。在設計中為了滿足對實時性的要求，對時序做了最嚴格的約束，采用單一的時鐘網(wǎng)絡，，避免使用混合觸發(fā)器。 在完成各中斷邏輯單元和中斷優(yōu)先級的設計后，運用Verilog-HDL語言對中斷控制器進行代碼編寫，聯(lián)合Modelsim和Debussy對其進行了功能仿真，同時用Xilinx公司的FPGA驗證了該中斷控制器的可行性。綜合工具則是使用Synopsys公司的Design Compiler，包括對環(huán)境的約束，同時對中斷控制器采用可測性設計和低功耗設計的方法，節(jié)約測試成本，降低了功耗。最后采用SMIC0.18μm CMOS工藝庫進行綜合及布局布線，完成對中斷控制器的版圖設計。 實際測試結果表明：在50MHz的工作條件下：動態(tài)功耗3.6884mW，完成一次中斷操作，最差的情況僅需要0.7μs，滿足了實時性和低功耗的要求。
【關鍵詞】：中斷 AHB總線 實時性 可測性設計 低功耗設計
【學位授予單位】：湖南大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP332
【目錄】：

• 摘要5-6
• Abstract6-10
• 第1章 緒論10-16
• 1.1 課題研究背景及意義10
• 1.2 醫(yī)療芯片總體架構10-12
• 1.3 國內外中斷控制器的現(xiàn)狀及發(fā)展趨勢12-14
• 1.4 論文主要內容及結構14-15
• 1.5 本章小結15-16
• 第2章 AMBA AHB 總線協(xié)議16-25
• 2.1 SOC 片上總線五種標準比較16-18
• 2.2 AMBA 總線協(xié)議18-19
• 2.3 AHB 總線19-24
• 2.3.1 AMBA AHB 信號列表20-21
• 2.3.2 AHB 總線操作21-23
• 2.3.3 AHB 總線傳輸類型23
• 2.3.4 AHB 總線傳輸響應23-24
• 2.4 本章小結24-25
• 第3章 中斷控制器設計25-44
• 3.1 中斷控制器特征25-26
• 3.2 中斷控制器系統(tǒng)結構26-27
• 3.3 中斷控制器寄存器27-29
• 3.4 各單元模塊的設計29-37
• 3.4.1 AHB 總線接口模塊29-31
• 3.4.2 中斷源31-32
• 3.4.3 中斷請求邏輯32-33
• 3.4.4 FIQ 中斷邏輯33
• 3.4.5 向量 IRQ 中斷模塊33-35
• 3.4.6 中斷優(yōu)先級模塊35-36
• 3.4.7 環(huán)鏈中斷控制器36-37
• 3.5 中斷保護模式37-38
• 3.6 中斷嵌套38-39
• 3.7 中斷設計流程39-41
• 3.8 中斷控制器使用事項41-43
• 3.9 本章小結43-44
• 第4章 可測試性設計與低功耗設計44-56
• 4.1 可測試性設計44-49
• 4.1.1 掃描鏈測試44-47
• 4.1.2 可測試性設計流程47-48
• 4.1.3 靜態(tài)時序分析48-49
• 4.2 低功耗設計49-53
• 4.2.1 門控時鐘電路50-51
• 4.2.2 操作數(shù)分離51
• 4.2.3 門控功耗51-52
• 4.2.4 功耗對比52-53
• 4.3 后端物理設計53-55
• 4.4 本章小結55-56
• 第5章 功能驗證與分析56-65
• 5.1 測試覆蓋率56-57
• 5.2 各模塊功能驗證57-62
• 5.2.1 FIQ 中斷驗證58-59
• 5.2.2 IRQ 中斷驗證59-61
• 5.2.3 AHB 總線接口讀寫驗證61
• 5.2.4 保護模式驗證61-62
• 5.3 FPGA 原型驗證62-64
• 5.4 本章小結64-65
• 結論65-67
• 參考文獻67-70
• 致謝70-71
• 附錄A71-72
• 附錄B72-74
• 附錄C74-78

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 高鵬,陳詠恩;AMBA總線及其應用[J];半導體技術;2002年09期

2 祖蔭柏;;基于FPGA硬件中斷控制器的設計[J];電腦編程技巧與維護;2010年20期

3 夏曉,林正浩,陸麗達;內存管理單元的原理及電路設計[J];電子工程師;2003年12期

4 李建昌,趙博生,鮑勝榮,鐘銳;基于ARM7TDMI的SoC芯片的FPGA驗證平臺設計[J];電子工程師;2004年09期

5 閆瑾;;SOC技術與發(fā)展預測[J];信息技術;2011年09期

6 馬秦生;魏翠;孫力軍;秦鳴;曹陽;;嵌入式SoC總線分析與研究[J];中國集成電路;2007年03期

7 周彩寶,劉應學;ARM體系以及AMBA總線分析[J];計算機工程;2003年05期

8 萬晨妍,侯穎欣;基于ARM7TDMI的嵌入式系統(tǒng)設計與實現(xiàn)[J];計算機工程;2003年18期

9 顏偉成,陳朝陽,沈緒榜;AMBA-AHB總線接口的設計與實現(xiàn)[J];計算機與數(shù)字工程;2005年10期

10 吳春瑜;林爽;陶洪亮;;基于SRAM的MMU新設計方法[J];遼寧大學學報(自然科學版);2007年01期

  本文關鍵詞：實時低功耗的ARM中斷控制器IP的設計與實現(xiàn)，由筆耕文化傳播整理發(fā)布。

本文編號：444446