隨著工藝尺寸的不斷降低以及每單元多級(jí)存儲(chǔ)技術(shù)的應(yīng)用,大容量NAND型閃存作為非易失性存儲(chǔ)器廣泛應(yīng)用于消費(fèi)電子產(chǎn)品、個(gè)人以及企業(yè)級(jí)計(jì)算機(jī)中。作為NAND型閃存的基本存儲(chǔ)單元,浮柵晶體管在數(shù)據(jù)存儲(chǔ)時(shí)會(huì)受到損耗。不斷提高的器件集成度使損耗的程度大幅增加,導(dǎo)致NAND型閃存的使用壽命嚴(yán)重降低。不斷惡化的使用壽命已成為限制NAND型閃存進(jìn)一步發(fā)展的關(guān)鍵問題。本文以每單元兩比特（Multi Level per Cell,MLC）的NAND型閃存為研究對象,利用閃存基本單元中數(shù)據(jù)內(nèi)容與所受損耗的依賴關(guān)系以及物理頁間錯(cuò)誤率不均衡的物理特點(diǎn),通過對存儲(chǔ)數(shù)據(jù)進(jìn)行數(shù)字信號(hào)處理來降低基本單元在使用中的平均損耗,并提高存儲(chǔ)器對數(shù)據(jù)錯(cuò)誤的容忍能力,從而提高閃存的使用壽命。論文主要研究內(nèi)容與創(chuàng)新點(diǎn)如下:1.在降低閃存基本單元的平均損耗方面,本文提出一種以物理頁為單位、不改變物理頁內(nèi)存儲(chǔ)數(shù)據(jù)量大小的頁內(nèi)無損壓縮存儲(chǔ)方法。利用閃存基本單元中數(shù)據(jù)依賴的損耗特點(diǎn),通過對頁內(nèi)數(shù)據(jù)數(shù)字信號(hào)無損壓縮處理、對壓縮后空余存儲(chǔ)空間填充低損耗數(shù)據(jù)內(nèi)容、變換壓縮數(shù)據(jù)存儲(chǔ)位置、以及改變物理地址等方法來降低閃存基本單元的平均損耗。同時(shí),本文提出...

【文章頁數(shù)】：148 頁

【學(xué)位級(jí)別】：博士

【文章目錄】：
摘要
ABSTRACT
縮略語對照
第一章 緒論
    1.1 課題的研究背景
    1.2 課題的研究內(nèi)容與創(chuàng)新點(diǎn)
    1.3 本章結(jié)構(gòu)與安排
    參考文獻(xiàn)
第二章 閃存芯片的損耗產(chǎn)生機(jī)理與提高使用壽命的方法
    2.1 引言
    2.2 閃存的基本組成
    2.3 基本單元損耗與對使用壽命的影響
    2.4 寫放大現(xiàn)象及對閃存使用壽命的影響
    2.5 提高閃存使用壽命的方法
        2.5.1 數(shù)據(jù)壓縮方法
        2.5.2 減少寫放大方法
        2.5.3 均衡擦寫方法
        2.5.4 糾錯(cuò)編碼方法
    本章小結(jié)
    參考文獻(xiàn)
第三章 基于頁內(nèi)無損壓縮及位置變換的存儲(chǔ)方法
    3.1 引言
    3.2 存儲(chǔ)單元數(shù)據(jù)內(nèi)容依賴的損耗特點(diǎn)
    3.3 頁內(nèi)無損壓縮存儲(chǔ)方法
        3.3.1 頁內(nèi)無損壓縮存儲(chǔ)方法
    3.4 存儲(chǔ)單元平均損耗模型
        3.4.1 數(shù)據(jù)內(nèi)容損耗因子
        3.4.2 存儲(chǔ)單元平均損耗數(shù)學(xué)模型
    3.5 閃存芯片使用壽命模型
        3.5.1 擦寫均衡存儲(chǔ)：存儲(chǔ)芯片使用壽命下限
        3.5.2 錯(cuò)誤率均衡存儲(chǔ)：存儲(chǔ)芯片使用壽命上限
    3.6 壓縮數(shù)據(jù)位置變換的存儲(chǔ)方法
        3.6.1 低層頁優(yōu)先的位置變換
        3.6.2 頁間不交疊的位置變換
    3.7 實(shí)驗(yàn)結(jié)果與分析
        3.7.1 閃存芯片損耗因子與錯(cuò)誤率因子測試
        3.7.2 閃存芯片使用壽命的理論極限與仿真結(jié)果
        3.7.3 無損壓縮器/解壓縮器的資源開銷
        3.7.4 讀寫延時(shí)的影響
    本章小結(jié)
    參考文獻(xiàn)
第四章 基于損耗感知編碼的存儲(chǔ)方法
    4.1 引言
    4.2 閃存基本單元最優(yōu)損耗模型
        4.2.1 數(shù)學(xué)模型的建立
        4.2.2 存儲(chǔ)單元平均損耗降低的理論下限
    4.3 基于損耗感知編碼的存儲(chǔ)方法
        4.3.1 一個(gè)例子的啟示
        4.3.2 損耗感知編譯碼算法
    4.4 加權(quán)損耗感知編譯碼算法
    4.5 損耗感知編譯碼算法的電路實(shí)現(xiàn)
        4.5.1 編碼器電路結(jié)構(gòu)設(shè)計(jì)
        4.5.2 譯碼器電路結(jié)構(gòu)設(shè)計(jì)
    4.6 實(shí)驗(yàn)結(jié)果與分析
        4.6.2 閃存單元平均損耗的改善
        4.6.3 實(shí)現(xiàn)損耗感知編譯的資源消耗
        4.6.4 損耗感知編譯碼對閃存讀寫延時(shí)的影響
    本章小結(jié)
    參考文獻(xiàn)
第五章 基于部分級(jí)聯(lián)編碼的存儲(chǔ)方法
    5.1 引言
    5.2 頁間均衡糾錯(cuò)編碼存儲(chǔ)
    5.3 基于部分級(jí)聯(lián)編碼的存儲(chǔ)方法
    5.4 實(shí)驗(yàn)設(shè)計(jì)與結(jié)果分析
        5.4.1 糾錯(cuò)碼碼率的選擇
        5.4.2 存儲(chǔ)器使用壽命的提高與資源開銷
        5.4.3 對存儲(chǔ)系統(tǒng)讀寫延時(shí)的影響
    本章小結(jié)
    參考文獻(xiàn)
第六章 閃存中碼率兼容的高速LDPC碼譯碼器的研究與實(shí)現(xiàn)
    6.1 引言
    6.2 LDPC碼的構(gòu)造與編碼
        6.2.1 LDPC碼的代數(shù)描述
        6.2.2 LDPC碼的校驗(yàn)矩陣
        6.2.3 QC-LDPC碼的編碼
    6.3 LDPC碼譯碼算法
        6.3.1 置信傳播譯碼
        6.3.2 對數(shù)域和積譯碼算法
        6.3.3 最小和譯碼算法
        6.3.4 分層迭代譯碼算法
    6.4 閃存對LDPC譯碼器的要求
    6.5 碼率兼容的高速LDPC譯碼器實(shí)現(xiàn)結(jié)構(gòu)
        6.5.1 實(shí)現(xiàn)碼率兼容的高速LDPC譯碼
        6.5.2 信息傳遞重排的分層譯碼算法
    6.6 MRLD譯碼器電路結(jié)構(gòu)
        6.6.1 信息處理模塊結(jié)構(gòu)
        6.6.2 緩存模塊的組成結(jié)構(gòu)
    6.7 MRLD譯碼器實(shí)現(xiàn)結(jié)果與分析
        6.7.1 譯碼器的VLSI電路實(shí)現(xiàn)
        6.7.2 譯碼器的ASIC實(shí)現(xiàn)結(jié)果與比較
    本章小結(jié)
    參考文獻(xiàn)
第七章 全文總結(jié)
    7.1 本論文的工作總結(jié)
    7.2 進(jìn)一步的研究工作與展望
攻讀博士期間取得的學(xué)術(shù)成果
致謝
附件



本文編號(hào)：4038259