傳統(tǒng)的嵌入式系統(tǒng)存儲體系架構主要面臨兩方面問題:第一,作為內存的DRAM存在能耗與擴展性的缺陷;第二,基于SRAM的SPM被廣泛用于替代硬件控制的緩存,但SRAM存在面積大、泄露功耗高的缺陷。新型NVM因具備超低靜態(tài)功耗、較高的存儲密度等優(yōu)勢,不僅能夠顯著降低引入大量DRAM內存產(chǎn)生的靜態(tài)功耗,同時有望填補緩存、內存與外存不斷擴大的性能鴻溝。但NVM存在讀寫不對稱、MLC與SLC性能互補的問題,并且程序極不均衡的訪問模式將進一步加劇上述問題。為此,本文將深入探索嵌入式程序的讀寫訪問特征,立足于基于DRAM/NVM混合內存、SLC/MLC混合SPM的新型存儲架構,著力于異構存儲介質中數(shù)據(jù)如何分配的關鍵問題,旨在充分利用NVM的性能優(yōu)勢的同時避免其缺陷,以滿足嵌入式系統(tǒng)在性能、能耗等方面的訴求。主要包括:1.嵌入式系統(tǒng)中基于DRAM/NVM混合內存,本文提出了一種實時保證的數(shù)據(jù)分配策略。本文利用編譯器與條件分支概率對嵌入式程序進行分析;然后,綜合考慮每個數(shù)據(jù)的寫特質,統(tǒng)一不同數(shù)據(jù)與異構存儲介質的布局,將寫頻繁的數(shù)據(jù)存放于寫開銷低的DRAM,將讀頻繁的數(shù)據(jù)存放于密度高的NVM,保證嵌入式程序實...

【文章頁數(shù)】：70 頁

【學位級別】：碩士

【文章目錄】：
摘要
abstract
第1章 緒論
    1.1 研究背景
        1.1.1 嵌入式系統(tǒng)的存儲挑戰(zhàn)
        1.1.2 新型非易失性存儲器
        1.1.3 新型非易失性存儲器的SLC/MLC模式
    1.2 國內外研究現(xiàn)狀
        1.2.1 基于非易失性內存的數(shù)據(jù)分布優(yōu)化研究
        1.2.2 基于非易失性SPM的數(shù)據(jù)分布優(yōu)化研究
    1.3 研究目的與內容
        1.3.1 研究目的
        1.3.2 研究內容
    1.4 論文主要貢獻
    1.5 論文組織結構
第2章 相關技術
    2.1 條件分支概率
    2.2 數(shù)據(jù)分配
    2.3 硬件結構
        2.3.1 NVM作內存的結構
        2.3.2 NVM作緩存的結構
    2.4 本章小結
第3章 實時嵌入式系統(tǒng)中基于非易失性混合式內存的軟件優(yōu)化
    3.1 模型介紹和問題定義
        3.1.1 系統(tǒng)體系結構模型
        3.1.2 基于概率的數(shù)據(jù)訪問頻率信息
        3.1.3 能耗模型
        3.1.4 延遲模型
        3.1.5 問題定義
    3.2 基于概率的數(shù)據(jù)訪問頻率信息的實例分析
    3.3 基于概率的數(shù)據(jù)分配算法(PBDA)
    3.4 實驗及分析
        3.4.1 實驗配置
        3.4.2 實驗結果與分析
    3.5 本章小結
第4章 基于可變便箋存儲器的數(shù)據(jù)分布優(yōu)化
    4.1 模型介紹和問題定義
        4.1.1 系統(tǒng)體系結構模型
        4.1.2 問題定義
    4.2 基于基礎方案的實例分析
    4.3 嵌入式系統(tǒng)中基于可變便箋式存儲器的數(shù)據(jù)分配優(yōu)化(TTEC)
    4.4 能量感知數(shù)據(jù)分配算法(EADA)
        4.4.1 EADA的主要工作流程
        4.4.2 程序塊數(shù)據(jù)分配優(yōu)化算法(ORDA)
    4.5 實驗及分析
        4.5.1 實驗配置
        4.5.2 實驗比較方案
        4.5.3 實驗結果與分析
    4.6 本章小結
第5章 總結與展望
    5.1 總結
    5.2 展望
參考文獻
致謝
攻讀碩士學位期間從事的科研工作及取得的成果



本文編號：4021916