發(fā)布時間：2025-01-01 00:43

　　隨著集成電路制造技術(shù)的進步,集成電路設(shè)計也越來越強調(diào)設(shè)計的可重用性與設(shè)計的周期;各種功能模塊IP(Intellectual Property)的開發(fā)使集成電路的設(shè)計過程不斷簡化, SOC系統(tǒng)就是基于IP核設(shè)計的典范。針對系統(tǒng)芯片的驗證不但要對各硬件模塊進行模塊驗證,還要通過嵌入式處理器運行軟件進行系統(tǒng)驗證。隨著一些復(fù)雜的系統(tǒng)芯片的出現(xiàn),系統(tǒng)芯片的功能驗證成為制約系統(tǒng)設(shè)計的主要因素。 本文研究面向系統(tǒng)芯片的驗證技術(shù)和方法,包括基于SystemVerilog的驗證技術(shù)、軟硬件協(xié)同驗證技術(shù)。設(shè)計了一種新型DMA(Direct Memory Access)總線控制器,以此為基礎(chǔ)提出了一種適用于硬實時系統(tǒng)的SOC系統(tǒng)架構(gòu),改善了在SOC系統(tǒng)中因DMA控制器的引入而產(chǎn)生的系統(tǒng)異常響應(yīng)不能及時得到處理的問題,使處理器更加快速響應(yīng)系統(tǒng)異常請求。在深入分析AMBA2.0總線的基礎(chǔ)上,驗證本SOC系統(tǒng)中AHB總線模塊的功能。完成了本款SOC的系統(tǒng)驗證與FPGA驗證。提出了一套基于虛擬硬件原型的嵌入式實時操作系統(tǒng)設(shè)計方案,利用SOC系統(tǒng)虛擬硬件原型進行軟硬件協(xié)同驗證,基本滿足SOC軟硬件協(xié)同開發(fā)的需要...

【文章頁數(shù)】：70 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 研究意義
    1.2 SOC 設(shè)計現(xiàn)狀
    1.3 SOC 系統(tǒng)的驗證
    1.4 本章小結(jié)
第二章 SOC 驗證技術(shù)分析
    2.1 動態(tài)驗證技術(shù)
    2.2 靜態(tài)驗證技術(shù)
    2.3 SOC 驗證層次
        2.3.1 IP 核驗證
        2.3.2 系統(tǒng)級驗證
    2.4 SystemVerilog 以及在驗證中的應(yīng)用
        2.4.1 隨機約束
        2.4.2 斷言
        2.4.3 覆蓋率
    2.5 驗證平臺搭建方法
    2.6 本章小結(jié)
第三章 軟硬件協(xié)同驗證及其驗證平臺
    3.1 軟硬件協(xié)同驗證
    3.2 基于仿真的FPGA 驗證平臺
    3.3 基于RTL 描述的協(xié)同驗證平臺
    3.4 本章小結(jié)
第四章 SOC 系統(tǒng)架構(gòu)與總線設(shè)計
    4.1 SOC 系統(tǒng)架構(gòu)設(shè)計
        4.1.1 基于DMA 控制器的SOC 系統(tǒng)架構(gòu)
        4.1.2 基于雙AHB 從接口DMA 總線控制器的新型SOC 系統(tǒng)架構(gòu)的提出
        4.1.3 二種架構(gòu)性能對比
    4.2 DMA 總線控制器設(shè)計
        4.2.1 通道選擇實現(xiàn)
        4.2.2 通道優(yōu)先級控制實現(xiàn)
        4.2.3 DMA 總線控制模塊綜合結(jié)果
    4.3 AHB 總線整體實現(xiàn)方案.
        4.3.1 地址譯瑪部分
        4.3.2 AHB 總線模塊功能實現(xiàn)
        4.3.3 AHB 總線數(shù)據(jù)傳輸實現(xiàn)
        4.3.4 AHB 總線設(shè)計仿真結(jié)果
    4.4 本章小結(jié)
第五章 SOC 系統(tǒng)驗證
    5.1 系統(tǒng)驗證
        5.1.1 SOC Bootloader 代碼的設(shè)計
        5.1.2 中斷控制器系統(tǒng)驗證
        5.1.3 UART 異步通信模塊
    5.2 SOC 系統(tǒng)FPGA 驗證
        5.2.1 FPGA 驗證環(huán)境以及驗證流程.
        5.2.2 中斷控制器模塊
        5.2.3 UART 模塊
    5.3 軟硬件協(xié)同開發(fā)中的實時操作系統(tǒng)設(shè)計
        5.3.1 軟硬件協(xié)同開發(fā)
        5.3.2 設(shè)計目標(biāo)
        5.3.3 開發(fā)環(huán)境
        5.3.4 系統(tǒng)設(shè)計層次
        5.3.5 系統(tǒng)啟動過程
        5.3.6 實時操作系統(tǒng)內(nèi)核
        5.3.7 實時操作系統(tǒng)的啟動
        5.3.8 設(shè)備驅(qū)動程序
        5.3.9 協(xié)同驗證過程
    5.4 本章小結(jié)
結(jié)論
參考文獻(xiàn)
攻讀博士/碩士學(xué)位期間取得的研究成果
致謝



本文編號：4021785