IBM PPC405是一款32位的精簡(jiǎn)指令集處理器核,它所應(yīng)用的Power PC架構(gòu)廣泛應(yīng)用于嵌入式系統(tǒng)中。基于XX協(xié)議的SOC芯片就是利用Power PC實(shí)現(xiàn)了控制整個(gè)電路的功能。該芯片運(yùn)用于航天系統(tǒng)中,具有光纖信號(hào)的收發(fā)功能,是國(guó)內(nèi)首款基于XX協(xié)議的芯片,具有巨大的軍事意義和一定的經(jīng)濟(jì)效益。 為了保證Power PC源代碼的正確性,對(duì)其進(jìn)行驗(yàn)證就顯得尤為重要。在當(dāng)今百萬(wàn)門超大規(guī)模集成電路、可重用IP和片上系統(tǒng)（SOC）的時(shí)代,驗(yàn)證幾乎占了整個(gè)設(shè)計(jì)工作的70%,驗(yàn)證是RTL設(shè)計(jì)工作的兩倍。芯片設(shè)計(jì)中,至少有60%以上需要兩次投片,因此驗(yàn)證是提高流片成功率非常重要的步驟。 筆者參與了除Power PC物理驗(yàn)證以外的所有前端驗(yàn)證流程,包括功能仿真驗(yàn)證、可測(cè)性設(shè)計(jì)、靜態(tài)時(shí)序分析、形式驗(yàn)證。對(duì)保證該SOC芯片的Power PC部分的正確性起到了關(guān)鍵作用。 本論文的主要研究?jī)?nèi)容和本人所做的工作主要有: 1、對(duì)Power PC進(jìn)行功能驗(yàn)證。包括搭建完整的測(cè)試平臺(tái),利用SystemVerilog進(jìn)行BFM的編寫即為Power PC模擬驗(yàn)證環(huán)境;Power PC測(cè)試激勵(lì)的生成;并建立S...

【文章頁(yè)數(shù)】：91 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 IC 驗(yàn)證方法學(xué)概述
        1.3.1 仿真方法
        1.3.2 靜態(tài)時(shí)序分析
        1.3.3 形式驗(yàn)證
        1.3.4 物理驗(yàn)證（DRC/LVS）
    1.4 本人工作與論文組織結(jié)構(gòu)
第二章 Power PC 基本結(jié)構(gòu)以及功能
    2.1 Power PC 內(nèi)部模塊
        2.1.1 指令和數(shù)據(jù)緩存控制器
        2.1.2 存儲(chǔ)管理單元
        2.1.3 計(jì)時(shí)設(shè)備
        2.1.4 調(diào)試設(shè)備
        2.1.5 數(shù)據(jù)類型
        2.1.6 寄存器陣列
        2.1.7 地址模式
        2.1.8 地址線和數(shù)據(jù)線
    2.2 Power PC 的指令和外部接口功能
        2.2.1 Power PC 的指令集
        2.2.2 Power PC 外部接口功能
            2.2.2.1 PLB 接口
            2.2.2.2 外部中斷控制接口
            2.2.2.3 JTAG 接口
            2.2.2.4 器件控制寄存器(DCR)接口
第三章 Power PC 功能驗(yàn)證
    3.1 概述
    3.2 搭建功能驗(yàn)證平臺(tái)
        3.2.1 通用驗(yàn)證平臺(tái)
        3.2.2 總線功能模型
        3.2.3 激勵(lì)與響應(yīng)
    3.3 Power PC 的測(cè)試平臺(tái)的搭建
        3.3.1 總線功能模型設(shè)計(jì)
            3.3.1.1 PLB 總線
            3.3.1.2 Slave/backend Control
            3.3.1.3 Interrupt Ctrl Model
            3.3.1.4 JTAG Model
            3.3.1.5 DCR Model
            3.3.1.6 DCR 監(jiān)控器
        3.3.2 Testcase 的生成
            3.3.2.1 指令驗(yàn)證Testcase 生成
            3.3.2.2 端口驗(yàn)證Testcase 生成
        3.3.3 自動(dòng)比對(duì)和結(jié)果抓取
第四章 基于掃描路徑的可測(cè)性設(shè)計(jì)與驗(yàn)證
    4.1 掃描路徑的可測(cè)性設(shè)計(jì)概述
        4.1.1 電路故障類型
        4.1.2 掃描路徑設(shè)計(jì)方法原理
        4.1.3 自動(dòng)測(cè)試向量生成原理
    4.2 基于掃描路徑的可測(cè)性設(shè)計(jì)
        4.2.1 掃描鏈設(shè)計(jì)策略
        4.2.2 自動(dòng)測(cè)試向量生成過(guò)程
        4.2.3 基于掃描鏈的測(cè)試過(guò)程
        4.2.4 掃描鏈測(cè)試結(jié)果
第五章 Power PC 時(shí)序驗(yàn)證
    5.1 STA 原理
    5.2 Power PC 靜態(tài)時(shí)序分析
    5.3 Power PC 約束設(shè)置設(shè)計(jì)
    5.4 Power PC 的STA 結(jié)果分析
第六章 Power PC 形式驗(yàn)證
    6.1 形式驗(yàn)證原理
    6.2 Power PC 的形式驗(yàn)證過(guò)程
    6.3 形式驗(yàn)證結(jié)果分析
第七章 結(jié)論與總結(jié)
致謝
參考文獻(xiàn)
攻碩期間取得的研究成果



本文編號(hào)：4015650