在工藝和應(yīng)用的雙重推動(dòng)下,片上多核處理器成為當(dāng)前高性能微處理器的發(fā)展趨勢(shì)。多核對(duì)單芯片有限Cache、帶寬等存儲(chǔ)資源的競(jìng)爭(zhēng)將進(jìn)一步凸顯訪存的瓶頸,同時(shí)伴隨著更加多樣的目標(biāo)應(yīng)用,微體系結(jié)構(gòu)研究采用的性能評(píng)價(jià)環(huán)境面臨新的要求。本文的研究主要圍繞多核處理器中存儲(chǔ)層次——NUCA結(jié)構(gòu)的性能優(yōu)化和多核處理器的性能模擬技術(shù)展開(kāi),工作涵蓋了結(jié)構(gòu)邏輯設(shè)計(jì)和模擬平臺(tái)建設(shè)兩個(gè)方面。 為了緩解多核對(duì)訪存的壓力,多核處理器普遍采用在片上集成大容量Cache的方式來(lái)提高存儲(chǔ)系統(tǒng)的性能。本文研究了管理大容量片上Cache的NUCA技術(shù),改進(jìn)了用于片上多核處理器中NUCA結(jié)構(gòu)的搜索策略。現(xiàn)有的搜索策略或承受著很大的性能損失或具有過(guò)高的存儲(chǔ)空間要求。本文采用的策略基于Bloom Filter,是一種復(fù)雜性有效的搜索機(jī)制,有效的利用了晶體管的數(shù)量并且不需要更改基本的一致性協(xié)議。它降低了多核處理器NUCA結(jié)構(gòu)的存儲(chǔ)要求并對(duì)其性能也有所改進(jìn),對(duì)未來(lái)工作具有指導(dǎo)意義。 隨著處理器結(jié)構(gòu)的發(fā)展和新應(yīng)用的出現(xiàn),采用全系統(tǒng)模擬將是今后微體系結(jié)構(gòu)研究的必然趨勢(shì)。本文研究了全系統(tǒng)環(huán)境下的多核處理器模擬技術(shù),詳細(xì)分析多核全系統(tǒng)模...

【文章頁(yè)數(shù)】：62 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖2.4Cell處理器頂層結(jié)構(gòu)[，“]

國(guó)防科學(xué)技術(shù)大學(xué)研究生院學(xué)位論文4位ePu內(nèi)核PPE和8個(gè)浮點(diǎn)處理用的32位8路SIMD型CpU內(nèi)核sPE(s”ergistroeessingElement)。片內(nèi)有一個(gè)高帶寬的環(huán)狀高速總線(EIB)把PPE，sPE及以MBu內(nèi)存接口控制器(MIC)，F(xiàn)lexl/O外部總線接口控....

圖2.6幾種二級(jí)Cache結(jié)構(gòu)

國(guó)防科學(xué)技術(shù)大學(xué)研究生院學(xué)位論文級(jí)Caehe，稱(chēng)為ML一UCA(Multi一levelUniformCaeheAiehiteeture)，該圖中LZ和L3Caehe都劃分為體以支持多個(gè)并行訪問(wèn)。圖2.6c給出的是分體(Bank)的非一致訪問(wèn)Cache，對(duì)不同體的訪問(wèn)延遲不....

圖2.7D一NUCA結(jié)構(gòu)的映射根據(jù)Kim的性能評(píng)測(cè)結(jié)果!‘9]，在單處理器環(huán)境中，相對(duì)于傳統(tǒng)的均勻訪問(wèn)延遲的cache

國(guó)防科學(xué)技術(shù)大學(xué)研究生院學(xué)位論文所在體的問(wèn)題。D一NUCA設(shè)計(jì)了增量查找和廣播查找兩種方式。增量查找每次查找一個(gè)體，缺失后將查找請(qǐng)求傳送到下一個(gè)體，這種方式的網(wǎng)絡(luò)流量和功耗開(kāi)銷(xiāo)較小，但查找時(shí)間較長(zhǎng)。廣播方式一次將查找請(qǐng)求發(fā)送到體組內(nèi)所有的體，查找過(guò)程大致是并行的，可以在最短時(shí)間內(nèi)....

圖2.8CMPD一NUCA結(jié)構(gòu)

國(guó)防科學(xué)技術(shù)大學(xué)研究生院學(xué)位論文C)提供了快速、接近一致的訪問(wèn)延遲。然而，傳輸線的有限帶寬(來(lái)自其大MP中可能導(dǎo)致性能瓶頸。BeekmanLn給出的是采用45nml藝的8核CMP芯片設(shè)計(jì)，如圖2.8所示。CMPD分離的指令Caehe和數(shù)據(jù)Caehe，容量為64KB;LZCaehe....

本文編號(hào)：4012529