隨著科技的快速發(fā)展,對(duì)集成電路芯片性能的要求也越來(lái)越高,然而目前主流存儲(chǔ)器性能的提升跟不上主流CPU（Central Processing Unit）的性能提升速度,制約了芯片的整體速度水平。SRAM（Static Random-Access Memory）作為主流高速緩存,對(duì)其進(jìn)行研究有助于消除兩者差距。本文從實(shí)際應(yīng)用出發(fā),分別在存儲(chǔ)單元、譯碼電路以及靈敏放大器三個(gè)方面對(duì)高速SRAM進(jìn)行研究。對(duì)存儲(chǔ)單元尺寸進(jìn)行研究,分析了不同單元比和上拉比對(duì)存儲(chǔ)單元性能的影響。對(duì)譯碼電路進(jìn)行研究,利用實(shí)驗(yàn)設(shè)計(jì)方法證明了3/3兩級(jí)譯碼作為此次譯碼方式的優(yōu)越性,并通過(guò)邏輯努力優(yōu)化方法,對(duì)譯碼電路各級(jí)尺寸進(jìn)一步優(yōu)化,顯著提升了譯碼效率。對(duì)SA（Sense Amplifier）使能產(chǎn)生方式進(jìn)行研究,針對(duì)因設(shè)計(jì)裕量不足或過(guò)大引起的放大失敗或是高能耗問(wèn)題,提出了一款結(jié)合復(fù)制存儲(chǔ)單元模擬位線和字線延時(shí)和具有反饋結(jié)構(gòu)的新型SA,使SA在最佳時(shí)刻開(kāi)啟和關(guān)閉,有效的提升了SRAM的穩(wěn)定性和放大效率。本文主要成果如下:（1）針對(duì)存儲(chǔ)單元設(shè)計(jì)存在的讀寫失敗問(wèn)題,通過(guò)Cadence公司的Virtuoso軟件搭建實(shí)驗(yàn)電路,分析了...

【文章頁(yè)數(shù)】：84 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖1.1CPU與存儲(chǔ)器發(fā)展不協(xié)調(diào)所產(chǎn)生的存儲(chǔ)墻現(xiàn)象示意圖C(SystemonChip)作為更優(yōu)的芯片設(shè)計(jì)方案，已被廣大芯作為SOC的一個(gè)重要組成部分[2],它在SOC中所占比重出，SRAM在SOC中所占的比重在逐年增大，從1999%，增長(zhǎng)了近五成。隨著....

西安電子科技大學(xué)碩士學(xué)位論文2圖1.2歷年來(lái)SRAM占SOC面積比重圖1.2國(guó)內(nèi)外研究現(xiàn)狀在一個(gè)完整的集成電路產(chǎn)品中，無(wú)論是子芯片之間的信息交互還是對(duì)數(shù)據(jù)的存儲(chǔ)，都離不開(kāi)存儲(chǔ)器。自存儲(chǔ)器誕生之日起，人們就從未停止過(guò)對(duì)存儲(chǔ)領(lǐng)域的探索。而國(guó)內(nèi)外研究者主要針對(duì)SRAM....

圖1.3DG-MOSFET結(jié)構(gòu)圖年Synopsys公司的VinayKumar，RavindraKumarShrivastava以adaliya三人共同提出了一種基于7nmFin-FET工藝，使用溫控、高密度、低最小工作電壓的六管SRAM存儲(chǔ)單元[7....

圖1.3DG-MOSFET結(jié)構(gòu)圖2018年Synopsys公司的VinayKumar，RavindraKumarShrivastava以及MadhavMansukhPadaliya三人共同提出了一種基于7nmFin-FET工藝，使用溫控讀輔助電路....

本文編號(hào)：4009977