隨著我國(guó)經(jīng)濟(jì)的不斷發(fā)展,處理器在許多領(lǐng)域發(fā)揮著極其重要的作用,傳統(tǒng)的處理器已經(jīng)不能夠滿足越來越高的應(yīng)用要求,因此,混合信號(hào)處理器應(yīng)運(yùn)而生�？芍貥�(gòu)混合信號(hào)處理器片上集成了數(shù)字處理模塊和模擬處理模塊,可以同時(shí)處理模擬和數(shù)字兩種不同類型的信號(hào),大大提高了處理速度和集成度,降低了功耗,使得系統(tǒng)的性能也更加穩(wěn)定,并且,在系統(tǒng)運(yùn)行過程中可以通過編程重新配置,達(dá)到功能改變的效果。 本論文所設(shè)計(jì)的嵌入式微控制器系統(tǒng)作為可重構(gòu)混合信號(hào)處理器的重要組成部分,其性能有著至關(guān)重要的影響。本論文首先分析了混合信號(hào)處理器的系統(tǒng)架構(gòu),著重討論了其中微控制器系統(tǒng)的結(jié)構(gòu)和原理。它由自啟動(dòng)模塊、微控制器核、片內(nèi)SRAM組成,使用片外EEPROM傳輸指令至片內(nèi)SRAM的方式,執(zhí)行指令并正確的輸出結(jié)果。 本論文還分析了可重構(gòu)模塊的結(jié)構(gòu)和設(shè)計(jì)�？芍貥�(gòu)模塊由串行外設(shè)接口(SPI)模塊和可重構(gòu)寄存器組構(gòu)成。微控制器通過SPI模塊傳輸數(shù)據(jù)配置寄存器組,從而改變系統(tǒng)的功能。此外,論文還介紹了一種動(dòng)態(tài)可重構(gòu)技術(shù)的實(shí)現(xiàn)方式,由可重構(gòu)硬件和控制模塊構(gòu)成,可以在系統(tǒng)運(yùn)行過程中根據(jù)運(yùn)行狀態(tài)自動(dòng)的改變功能,無需外部重新配置。 ...

【文章頁數(shù)】：72 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖2.9EEPROM讀取數(shù)據(jù)時(shí)序圖_戶\Yre哭t==U)一一reset=0寫狀態(tài)字，寫入要讀取的存儲(chǔ)器地址resel=0接收數(shù)據(jù)，將其串轉(zhuǎn)并，并存入緩沖區(qū)

SRAM接口模塊值值的8位位位位位數(shù)據(jù)據(jù)據(jù)片外外寄寄存器器.’lll轉(zhuǎn)串串串EEPROMMM行行行行行行數(shù)數(shù)數(shù)數(shù)據(jù)據(jù)據(jù)據(jù)電電電電電電電電電電電電電電電電電路路路路路路路路路路路ClkoooooeeeeeeeeeeeeeeeeeeProm-C足足足1116位計(jì)計(jì)計(jì)計(jì)計(jì)計(jì)計(jì)計(jì)計(jì)計(jì)計(jì)計(jì)....

(b)圖2.16SRAM接口模塊仿真圖圖2.16是仿真波形圖。從圖中可以得知，(a)中當(dāng)走sync高電平到來兩個(gè)時(shí)鐘之后模塊將一個(gè)完整的字節(jié)輸出至SRAM中，同時(shí)SRAM讀寫標(biāo)志位WE置為高電平，傳輸完畢后地址信號(hào)隨之加1，等待下一次傳輸。(b)中傳輸完成的標(biāo)志位done為高電平....

圖2.17(a)所示的是脈沖寬度大于時(shí)鐘周期的情況。在這種情況下，我們可以使用兩級(jí)寄存器完成同步，第一個(gè)寄存器可以防止電路進(jìn)入亞穩(wěn)態(tài)，第二個(gè)寄存器處于同步狀態(tài)。圖2.18分析了這種情況下的兩種時(shí)序關(guān)系。當(dāng)異步輸入信號(hào)的跳變沿不在寄存器的建立保持時(shí)間范圍內(nèi)時(shí)，不會(huì)產(chǎn)生亞穩(wěn)態(tài)，如圖2....

本文編號(hào)：4009860