本文提出了一種采用可重組技術(shù)設(shè)計(jì)整數(shù)單元的方法。在設(shè)計(jì)中,優(yōu)先考慮了微處理器的功耗和芯片的面積,設(shè)計(jì)了整數(shù)單元的運(yùn)算部件:算術(shù)邏輯單元(ALU)、并行乘法器、滾筒式移位器、并行除法器。 在ALU設(shè)計(jì)中,將二分結(jié)組的思想和條件求和相結(jié)合設(shè)計(jì)了可重組的ALU,并加入負(fù)邏輯的數(shù)字電路設(shè)計(jì)思想。在移位器的設(shè)計(jì)中,以64位的滾筒移位器為基礎(chǔ),通過(guò)外圍控制電路的控制,實(shí)現(xiàn)相關(guān)的移位操作。在乘法器的設(shè)計(jì)中,采用了MBA-WT(Modified Booth Algorithm,MBA;Wallace Tree, WT)并行乘法器的設(shè)計(jì)方案,使用4-2壓縮器實(shí)現(xiàn)WT結(jié)構(gòu),避免了使用普通的3-2壓縮造成的布線復(fù)雜度。在除法器的設(shè)計(jì)中,結(jié)合不恢復(fù)余數(shù)法與高階除法器的優(yōu)點(diǎn),設(shè)計(jì)了一次計(jì)算2位商的不恢復(fù)余數(shù)法除法器。

【文章頁(yè)數(shù)】：61 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 選題背景
    1.2 國(guó)內(nèi)外的研究狀況
    1.3 課題研究的主要內(nèi)容和結(jié)構(gòu)
    1.4 課題研究的意義
第二章 可重組技術(shù)
    2.1 可重構(gòu)計(jì)算
    2.2 可重組技術(shù)及應(yīng)用
第三章 設(shè)計(jì)模塊的指令結(jié)構(gòu)
    3.1 可重組ALU 模塊實(shí)現(xiàn)的指令
    3.2 可重組移位器模塊實(shí)現(xiàn)的指令
    3.3 可重組乘法器模塊實(shí)現(xiàn)的指令
    3.4 可重組除法器模塊實(shí)現(xiàn)的功能
第四章 ALU 單元與移位單元的邏輯設(shè)計(jì)實(shí)現(xiàn)
    4.1 模塊功能
    4.2 模塊邏輯設(shè)計(jì)思想
    4.3 4 位負(fù)邏輯的二分結(jié)組條件求和加法器設(shè)計(jì)思想
    4.4 可重組的64 位 ALU 的實(shí)現(xiàn)
        4.4.1 二分結(jié)組進(jìn)位鏈設(shè)計(jì)
        4.4.2 可重組技術(shù)的應(yīng)用
        4.4.3 4 位條件求和加法邏輯單元
        4.4.4 ALU 模塊接口設(shè)計(jì)
    4.5 可重組64 位移位器的邏輯設(shè)計(jì)實(shí)現(xiàn)
        4.5.1 移位器的模塊功能
        4.5.2 模塊的邏輯設(shè)計(jì)思想
        4.5.3 可重組64 位移位器的實(shí)現(xiàn)
        4.5.4 接口設(shè)計(jì)
第五章 乘法單元的邏輯設(shè)計(jì)實(shí)現(xiàn)
    5.1 模塊功能
    5.2 模塊邏輯設(shè)計(jì)思想
    5.3 邏輯設(shè)計(jì)理論
        5.3.1 改進(jìn)的布斯算法
        5.3.2 部分積符號(hào)位擴(kuò)展的處理
        5.3.3 改進(jìn)的華萊士樹(shù)
    5.4 設(shè)計(jì)的邏輯實(shí)現(xiàn)
        5.4.1 可重組技術(shù)的應(yīng)用
        5.4.2 部分積生成電路的設(shè)計(jì)
        5.4.3 部分積累加電路的設(shè)計(jì)
        5.4.4 溢出判斷以及對(duì)結(jié)果的影響
        5.4.5 模塊接口設(shè)計(jì)
第六章 除法器單元的邏輯設(shè)計(jì)實(shí)現(xiàn)
    6.1 模塊功能
    6.2 模塊邏輯設(shè)計(jì)思想
    6.3 除法模塊設(shè)計(jì)的邏輯實(shí)現(xiàn)
        6.3.1 non_resorting 算法理論
        6.3.2 支持64 位有符號(hào)和無(wú)符號(hào)整數(shù)的除法器設(shè)計(jì)實(shí)現(xiàn)
        6.3.3 除法模塊接口設(shè)計(jì)
第七章 IU 單元的仿真與測(cè)試
    7.1 模塊設(shè)計(jì)仿真
    7.2 模塊測(cè)試
第八章 總結(jié)與展望
    8.1 工作總結(jié)
    8.2 工作展望
參考文獻(xiàn)
致謝
在學(xué)期間發(fā)表的學(xué)術(shù)論文和參加科研情況



本文編號(hào)：3983719