處理器訪存性能對(duì)其整體性能有著很大的影響,訪存子系統(tǒng)的設(shè)計(jì)顯得尤為重要。高性能超標(biāo)量處理器的訪存子系統(tǒng)中存在多個(gè)關(guān)鍵隊(duì)列,如何快速進(jìn)行設(shè)計(jì)折中,成為設(shè)計(jì)的關(guān)鍵。本文采用軟件模擬器和回歸模型結(jié)合的建模方法,提出了一個(gè)面向訪存子系統(tǒng)關(guān)鍵隊(duì)列的回歸分析模型,并設(shè)計(jì)實(shí)現(xiàn)了相應(yīng)的訪存子系統(tǒng)模擬器。將軟件模擬器與目標(biāo)處理器設(shè)計(jì)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)原型驗(yàn)證平臺(tái)進(jìn)行準(zhǔn)確性校準(zhǔn),并采用回歸模型對(duì)軟件模擬器的模擬數(shù)據(jù)進(jìn)行分析,結(jié)果表明:實(shí)驗(yàn)驗(yàn)證結(jié)果穩(wěn)定且對(duì)于所測(cè)試程序誤差在10%以內(nèi)。該建模方法可以量化分析訪存子系統(tǒng)中關(guān)鍵隊(duì)列大小與性能之間的關(guān)系,有效擴(kuò)大硬件設(shè)計(jì)空間探索的范圍,加快高性能處理器訪存子系統(tǒng)的優(yōu)化設(shè)計(jì)。

【文章頁(yè)數(shù)】：11 頁(yè)

【部分圖文】：

圖2模擬器整體設(shè)計(jì)

本文模擬器基于新一代的國(guó)產(chǎn)主流通用CPU訪存子系統(tǒng)設(shè)計(jì)[17,18],是一款基于trace的周期精確的模擬器,其結(jié)構(gòu)如圖2所示。模擬器的輸入是程序訪存流trace。訪存流是一個(gè)程序完整執(zhí)行過(guò)程中訪存指令的動(dòng)態(tài)執(zhí)行信息,包括PC值、訪存地址、訪存指令類型和數(shù)據(jù)位寬。模擬器在RegM....

圖3SPECCPU2000load-store流在模擬器和FPGA原型驗(yàn)證平臺(tái)上的DCache失效率

實(shí)驗(yàn)中模擬器分別改變MMQ、ROQ、LDQ、STQ大小組成不同的大小組合運(yùn)行程序,得到相應(yīng)的總時(shí)鐘周期。隊(duì)列大小的選取應(yīng)在設(shè)計(jì)空間大小范圍內(nèi),并且分布較為均勻且組合隨機(jī),以便對(duì)整個(gè)設(shè)計(jì)空間不同組合附近都有模擬,從而得到更符合模擬情況的模型參數(shù)。圖4SPECCPU2000l....

圖4SPECCPU2000load-store流在模擬器和FPGA原型驗(yàn)證平臺(tái)上的隊(duì)列滿阻塞率

圖3SPECCPU2000load-store流在模擬器和FPGA原型驗(yàn)證平臺(tái)上的DCache失效率將得到的數(shù)據(jù)順序隨機(jī),然后分成5份,使用其中的4份數(shù)據(jù)依據(jù)2.3節(jié)提出的模型式(2)進(jìn)行線性回歸擬合,得到各個(gè)參數(shù),此時(shí)便得到了該處理器設(shè)計(jì)在測(cè)試程序下的性能模型,通過(guò)輸入....

圖5不同程序MMQ,ROQ,LDQ,STQ固定其中2個(gè)隊(duì)列大小,另外2個(gè)隊(duì)列大小對(duì)性能的影響

本實(shí)驗(yàn)中,為了可視化數(shù)據(jù),圖5展示了在ROQ128、MMQ32情況下LDQ和STQ不同大小的性能情況,ROQ128、LDQ64情況下MMQ和STQ不同大小的性能情況以及在ROQ128、STQ48情況下MMQ和LDQ不同大小的性能情況。對(duì)于回歸模型,可以使用梯度下降等求最優(yōu)解的方法....

本文編號(hào)：3906608