隨著集成電路的密度和工作頻率按照摩爾定律所描述的那樣持續(xù)增長,高性能和低功耗設(shè)計成為芯片設(shè)計的主流。在微處理器和SoC中,存儲器占據(jù)了大部分的芯片面積,而且還有持續(xù)增加的趨勢。這使得存儲器中字線和位線的長度也不斷增加,增加了延時和功耗。因此,研究高速低功耗存儲器的設(shè)計技術(shù)對集成電路的發(fā)展具有重要意義。 YHFT-DX是國防科技大學(xué)計算機學(xué)院研制的一款8流出VLIW結(jié)構(gòu)DSP,片上集成了1MB二級Cache,Cache的頻率為300MHz。本文針對YHFT-DX的設(shè)計需要,對SRAM設(shè)計技術(shù)進行了深入研究,取得了以下成果: 1、對嵌入式SRAM進行了分析和優(yōu)化。本文著重于字線高電平期間位線上的放電過程,詳細(xì)研究了基于復(fù)制電路和自定時電路來控制位線放電的途徑,提出了一種調(diào)節(jié)位線放電時間和擺幅的有效方法。模擬結(jié)果表明,SRAM的訪問時間較優(yōu)化前減小了31%,功耗也降低了25%。 2、研究了加速大規(guī)模SRAM模擬的方法,對所設(shè)計和優(yōu)化的SRAM進行了電路模擬和版圖模擬。在此基礎(chǔ)上,分析了存儲體時序建模的過程并引入Perl語言來加速時序建模。 3、通過借鑒傳統(tǒng)掃描測試的思想,采用了一種專門的掃描...

【文章頁數(shù)】：69 頁

【學(xué)位級別】：碩士

圖9基于CUDA平臺的并行化實時視頻編碼

圖６ＳＲＡＭ在線變量結(jié)語

本文編號：3885348