隨著集成電路的密度和工作頻率按照摩爾定律所描述的那樣持續(xù)增長(zhǎng),高性能和低功耗設(shè)計(jì)成為芯片設(shè)計(jì)的主流。在微處理器和SoC中,存儲(chǔ)器占據(jù)了大部分的芯片面積,而且還有持續(xù)增加的趨勢(shì)。這使得存儲(chǔ)器中字線和位線的長(zhǎng)度也不斷增加,增加了延時(shí)和功耗。因此,研究高速低功耗存儲(chǔ)器的設(shè)計(jì)技術(shù)對(duì)集成電路的發(fā)展具有重要意義。 YHFT-DX是國(guó)防科技大學(xué)計(jì)算機(jī)學(xué)院研制的一款8流出VLIW結(jié)構(gòu)DSP,片上集成了1MB二級(jí)Cache,Cache的頻率為300MHz。本文針對(duì)YHFT-DX的設(shè)計(jì)需要,對(duì)SRAM設(shè)計(jì)技術(shù)進(jìn)行了深入研究,取得了以下成果: 1、對(duì)嵌入式SRAM進(jìn)行了分析和優(yōu)化。本文著重于字線高電平期間位線上的放電過程,詳細(xì)研究了基于復(fù)制電路和自定時(shí)電路來(lái)控制位線放電的途徑,提出了一種調(diào)節(jié)位線放電時(shí)間和擺幅的有效方法。模擬結(jié)果表明,SRAM的訪問時(shí)間較優(yōu)化前減小了31%,功耗也降低了25%。 2、研究了加速大規(guī)模SRAM模擬的方法,對(duì)所設(shè)計(jì)和優(yōu)化的SRAM進(jìn)行了電路模擬和版圖模擬。在此基礎(chǔ)上,分析了存儲(chǔ)體時(shí)序建模的過程并引入Perl語(yǔ)言來(lái)加速時(shí)序建模。 3、通過借鑒傳統(tǒng)掃描測(cè)試的思想,采用了一種專門的掃描...

【文章頁(yè)數(shù)】：69 頁(yè)

【學(xué)位級(jí)別】：碩士

圖9基于CUDA平臺(tái)的并行化實(shí)時(shí)視頻編碼

圖６ＳＲＡＭ在線變量結(jié)語(yǔ)

本文編號(hào)：3885348