天堂国产午夜亚洲专区-少妇人妻综合久久蜜臀-国产成人户外露出视频在线-国产91传媒一区二区三区

當前位置:主頁 > 科技論文 > 計算機論文 >

高性能M-DSP仿真/調試部件的設計與實現(xiàn)

發(fā)布時間:2024-01-25 20:05
  今天,DSP技術的飛躍式發(fā)展給人們生活的數(shù)字信息化帶來了蓬勃的發(fā)展空間,大力促進了通信、計算機和消費類電子產品的數(shù)字化融合,DSP技術還將結合物聯(lián)網在通信、電子商務、智能可穿戴設備、智能家居和智慧城市建設等多領域起到重要作用。毫無疑問,DSP技術在這個快速發(fā)展的移動互聯(lián)網絡時代里正大放異彩。M-DSP是由國防科學技術大學計算機學院設計研制,具有自主知識產權的32位高性能浮點向量雙核處理器。主頻達到1.1GHz,采用超長指令字(VLIW)的結構,派發(fā)部件可同時并行發(fā)射十一條指令,采用16/32位可變長的RISC指令集,具有高效的14級流水線結構。M-DSP是針對DSP市場需求面向無線通信、視頻和圖像處理而開發(fā)的高性能浮點向量處理器。隨著DSP芯片性能的不斷提升,其設計越來越復雜、硬件規(guī)模越來越大,而DSP芯片的驗證工作在設計過程中占的比重越來越大。在設計的過程中不可避免的會出現(xiàn)一些BUG和錯誤,而這對芯片的設計來說是需要高度重視的,將會影響整個芯片的開發(fā)進度。芯片的仿真/調試功能的地位變得越來越重要,這也給設計人員提出了更高的要求,如何在盡量不影響芯片性能的前提下,支持仿真/調試功能,是...

【文章頁數(shù)】:101 頁

【學位級別】:碩士

圖4PXP仿真驗證平臺基于仿真驗證平臺,可以隨機產生測試激勵,隨機設置斷點、

圖4PXP仿真驗證平臺基于仿真驗證平臺,可以隨機產生測試激勵,隨機設置斷點、


圖5仿真測試結果

圖5仿真測試結果


圖3.13ET讀寫基址寄存器AR01

圖3.13ET讀寫基址寄存器AR01


圖3.14HWBP斷點的驗證波形圖

圖3.14HWBP斷點的驗證波形圖



本文編號:3885472

資料下載
論文發(fā)表

本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3885472.html


Copyright(c)文論論文網All Rights Reserved | 網站地圖 |

版權申明:資料由用戶14290***提供,本站僅收錄摘要或目錄,作者需要刪除請E-mail郵箱bigeng88@qq.com