MPC8540和DSP雙核硬件系統(tǒng)中DSP端的設(shè)計(jì)
發(fā)布時(shí)間:2023-05-30 20:22
隨著航空電子系統(tǒng)數(shù)字化、綜合化的發(fā)展,對機(jī)載顯示系統(tǒng)的要求也越來越高。機(jī)載顯示系統(tǒng)以圖形顯示的方式直觀的提供給飛行員綜合信息,有利于飛行員迅速掌握空中形勢變化。 論文討論了基于MPC8540和TMS320C6713 DSP雙核硬件平臺中DSP部分的設(shè)計(jì)實(shí)現(xiàn),該平臺用來完成機(jī)載三維圖形顯示功能,DSP上主要執(zhí)行圖形生成的各種運(yùn)算,滿足了整個(gè)系統(tǒng)對實(shí)時(shí)性的要求。 本論文重點(diǎn)實(shí)現(xiàn)了該硬件系統(tǒng)整體架構(gòu)中的DSP部分的相關(guān)設(shè)計(jì),包括DSP與MPC8540及DSP的外圍設(shè)備。TMS320C6713 DSP與MPC8540的連接設(shè)計(jì)是最關(guān)鍵的部分:兩個(gè)處理器通過DSP的HPI接口進(jìn)行連接,主機(jī)處理器可以直接訪問DSP的存儲空間,由主機(jī)掌管接口的主控權(quán)。HPI接口是一個(gè)16位寬度的并行接口,主機(jī)利用接口的控制寄存器(HPIC)、數(shù)據(jù)寄存器(HPID)和地址寄存器(HPIA)通過總線與DSP交換信息。此外,DSP與高速同步存儲器SDRAM和異步存儲器FLASH的連接部分,則直接利用了DSP自身攜帶的外部存儲器(EMIF)接口,按照接口引腳的規(guī)定對所選的SDRAM芯片和FLASH芯片進(jìn)行連接,通過EMIF...
【文章頁數(shù)】:64 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 DSP處理器的發(fā)展現(xiàn)狀
1.2 本論文研究的內(nèi)容
1.3 論文的組織結(jié)構(gòu)
第二章 DSP數(shù)字信號處理的基本結(jié)構(gòu)
2.1 數(shù)字信號處理理論的體系結(jié)構(gòu)
2.2 DSP適合于數(shù)字信號處理的結(jié)構(gòu)特點(diǎn)
2.2.1 DSP優(yōu)于普通CPU的結(jié)構(gòu)特點(diǎn)
2.2.2 DSP系統(tǒng)的特點(diǎn)
2.3 DSP TMS320C6000系列模塊功能介紹
2.3.1 中央處理單元(CPU)
2.3.2 存儲器
2.3.3 外圍設(shè)備
第三章 DSP與POWER PC的交互
3.1 概述
3.2 TMS320C671X DSP的HPI
3.3 信號描述
3.3.1 數(shù)據(jù)總線(HD[15:0])
3.3.2 訪問控制選擇信號(HCNTL[1-0])
3.3.3 半字識別選擇信號(HHWIL)
3.3.4 地址選通輸入信號(HAS)
3.3.5 讀/寫選擇信號(HR/W)
3.3.6 選通信號(HCS、HDS1、HDS2)
3.3.7 準(zhǔn)備信號(HRDY)
3.3.8 向主機(jī)發(fā)送中斷的信號(HINT)
3.4 HPI總線訪問
3.4.1 鎖存控制信號
3.4.2 HPID寄存器讀操作
3.4.3 HPID寄存器寫操作
3.4.4 HPIC或HPIA寄存器訪問
3.5 主機(jī)訪問順序
3.5.1 HPIC和HPIA寄存器的初始化
3.5.2 固定地址模式下的HPID寄存器讀訪問
3.5.3 自動增量模式下的HPID寄存器讀訪問
3.5.4 固定地址模式下的HPID寄存器寫訪問
3.5.5 自動增量模式下的HPID寄存器寫訪問
3.5.6 復(fù)位期間使用HPI訪問存儲器
3.5.7 自舉模式(BOOTMODE)
3.6 HPI寄存器
3.6.1 主機(jī)器件使用DSPINT位向CPU發(fā)送中斷
3.6.2 CPU使用HINT位向主機(jī)發(fā)送中斷
小結(jié)
第四章 算法優(yōu)化
4.1 卡爾曼濾波算法的優(yōu)化
4.1.1 卡爾曼濾波算法的起源及原理簡介
4.1.2 目標(biāo)處理器簡介
4.2 算法的編程實(shí)現(xiàn)及優(yōu)化
4.2.1 開發(fā)C代碼
4.2.2 改進(jìn)C代碼
4.2.3 用線性匯編改寫對性能影響最大的代碼段
小結(jié)
第五章 總結(jié)和展望
參考文獻(xiàn)
致謝
本文編號:3824975
【文章頁數(shù)】:64 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 DSP處理器的發(fā)展現(xiàn)狀
1.2 本論文研究的內(nèi)容
1.3 論文的組織結(jié)構(gòu)
第二章 DSP數(shù)字信號處理的基本結(jié)構(gòu)
2.1 數(shù)字信號處理理論的體系結(jié)構(gòu)
2.2 DSP適合于數(shù)字信號處理的結(jié)構(gòu)特點(diǎn)
2.2.1 DSP優(yōu)于普通CPU的結(jié)構(gòu)特點(diǎn)
2.2.2 DSP系統(tǒng)的特點(diǎn)
2.3 DSP TMS320C6000系列模塊功能介紹
2.3.1 中央處理單元(CPU)
2.3.2 存儲器
2.3.3 外圍設(shè)備
第三章 DSP與POWER PC的交互
3.1 概述
3.2 TMS320C671X DSP的HPI
3.3 信號描述
3.3.1 數(shù)據(jù)總線(HD[15:0])
3.3.2 訪問控制選擇信號(HCNTL[1-0])
3.3.3 半字識別選擇信號(HHWIL)
3.3.4 地址選通輸入信號(HAS)
3.3.5 讀/寫選擇信號(HR/W)
3.3.6 選通信號(HCS、HDS1、HDS2)
3.3.7 準(zhǔn)備信號(HRDY)
3.3.8 向主機(jī)發(fā)送中斷的信號(HINT)
3.4 HPI總線訪問
3.4.1 鎖存控制信號
3.4.2 HPID寄存器讀操作
3.4.3 HPID寄存器寫操作
3.4.4 HPIC或HPIA寄存器訪問
3.5 主機(jī)訪問順序
3.5.1 HPIC和HPIA寄存器的初始化
3.5.2 固定地址模式下的HPID寄存器讀訪問
3.5.3 自動增量模式下的HPID寄存器讀訪問
3.5.4 固定地址模式下的HPID寄存器寫訪問
3.5.5 自動增量模式下的HPID寄存器寫訪問
3.5.6 復(fù)位期間使用HPI訪問存儲器
3.5.7 自舉模式(BOOTMODE)
3.6 HPI寄存器
3.6.1 主機(jī)器件使用DSPINT位向CPU發(fā)送中斷
3.6.2 CPU使用HINT位向主機(jī)發(fā)送中斷
小結(jié)
第四章 算法優(yōu)化
4.1 卡爾曼濾波算法的優(yōu)化
4.1.1 卡爾曼濾波算法的起源及原理簡介
4.1.2 目標(biāo)處理器簡介
4.2 算法的編程實(shí)現(xiàn)及優(yōu)化
4.2.1 開發(fā)C代碼
4.2.2 改進(jìn)C代碼
4.2.3 用線性匯編改寫對性能影響最大的代碼段
小結(jié)
第五章 總結(jié)和展望
參考文獻(xiàn)
致謝
本文編號:3824975
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3824975.html
最近更新
教材專著