隨著半導(dǎo)體技術(shù)和系統(tǒng)設(shè)計(jì)技術(shù)的發(fā)展,以IP核為基礎(chǔ)的集成電路設(shè)計(jì)形式得到極大的重視和長(zhǎng)足的發(fā)展,同時(shí)32位嵌入式RISC處理器已成為高中端嵌入式應(yīng)用和設(shè)計(jì)的主流。在參與設(shè)計(jì)兼容ARM指令集的RISC CPU過(guò)程中,本文重點(diǎn)對(duì)運(yùn)算模塊和整個(gè)CPU軟核的可測(cè)性進(jìn)行了設(shè)計(jì)。 整個(gè)設(shè)計(jì)從總體結(jié)構(gòu)到局部功能的實(shí)現(xiàn)采用了自頂向下的設(shè)計(jì)方法和模塊化的設(shè)計(jì)思想。CPU采用五級(jí)流水線結(jié)構(gòu),通過(guò)對(duì)指令集分析確定了其系統(tǒng)結(jié)構(gòu)劃分成取指模塊、運(yùn)算模塊、寄存器堆模塊、系統(tǒng)總線模塊和控制器五大模塊。本文所設(shè)計(jì)的運(yùn)算模塊實(shí)現(xiàn)了桶式移位器、算術(shù)邏輯單元以及32位乘法器,支持ARM指令集中所有算術(shù)運(yùn)算和邏輯運(yùn)算。桶式移位器通過(guò)比較全譯碼和部分譯碼兩種實(shí)現(xiàn)方案,選擇速度較快的全譯碼方式實(shí)現(xiàn)。利用綜合工具資源共享的優(yōu)化手段,并通過(guò)邏輯表達(dá)式的等價(jià)變換,設(shè)計(jì)了基于資源共享的算術(shù)邏輯單元,節(jié)約了面積。32位乘法器采用改進(jìn)的基4布斯算法減少部分積的個(gè)數(shù);并通過(guò)數(shù)學(xué)計(jì)算預(yù)處理符號(hào)擴(kuò)展,使得部分積符號(hào)擴(kuò)展電路簡(jiǎn)單規(guī)整。部分積累加時(shí),采用4-2計(jì)數(shù)器實(shí)現(xiàn)華萊士樹(shù),提高了乘法器平行處理的速度。 可測(cè)性設(shè)計(jì)(design for test...

【文章頁(yè)數(shù)】：79 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
目錄
第1章 緒論
    1.1 研究背景
    1.2 運(yùn)算模塊的設(shè)計(jì)問(wèn)題
    1.3 可測(cè)性設(shè)計(jì)技術(shù)的發(fā)展
    1.4 本文的主要內(nèi)容
第2章 CPU系統(tǒng)結(jié)構(gòu)設(shè)計(jì)
    2.1 集成電路設(shè)計(jì)方法
        2.1.1 芯片自上而下設(shè)計(jì)流程
        2.1.2 硬件描述語(yǔ)言的選擇
        2.1.3 開(kāi)發(fā)工具及工藝庫(kù)的選擇
    2.2 CPU設(shè)計(jì)基礎(chǔ)
        2.2.1 總線結(jié)構(gòu)
        2.2.2 指令系統(tǒng)
        2.2.3 流水線
    2.3 總體結(jié)構(gòu)設(shè)計(jì)
    2.4 本章小結(jié)
第3章 運(yùn)算模塊設(shè)計(jì)
    3.1 運(yùn)算模塊結(jié)構(gòu)設(shè)計(jì)
    3.2 桶式移位器設(shè)計(jì)
        3.2.1 全譯碼實(shí)現(xiàn)桶式移位器
        3.2.2 部分譯碼實(shí)現(xiàn)桶式移位器
        3.2.3 桶式移位器綜合結(jié)果比較和仿真
    3.3 算術(shù)邏輯單元設(shè)計(jì)
        3.3.1 算術(shù)邏輯單元傳統(tǒng)設(shè)計(jì)方法
        3.3.2 資源共享的算術(shù)邏輯單元設(shè)計(jì)方案
        3.3.3 基于資源共享的算術(shù)邏輯單元設(shè)計(jì)
        3.3.4 加法器設(shè)計(jì)
        3.3.5 CLZ電路設(shè)計(jì)
        3.3.6 算術(shù)邏輯單元的綜合結(jié)果和仿真
    3.4 乘法器設(shè)計(jì)
        3.4.1 簡(jiǎn)單的移位乘法器
        3.4.2 串行累加陣列乘法器設(shè)計(jì)
        3.4.3 串行累加陣列乘法器的仿真
        3.4.4 布斯陣列乘法器設(shè)計(jì)
        3.4.5 布斯乘法器的仿真
        3.4.6 兩種乘法器綜合結(jié)果比較
    3.5 使用SYNOPSYS綜合運(yùn)算模塊
    3.6 運(yùn)算模塊的測(cè)試結(jié)果
    3.7 本章小結(jié)
第4章 可測(cè)性設(shè)計(jì)
    4.1 現(xiàn)代可測(cè)性設(shè)計(jì)方法
        4.1.1 基于掃描的可測(cè)性設(shè)計(jì)
        4.1.2 基于BIST的可測(cè)性設(shè)計(jì)
        4.1.3 基于邊界掃描的可測(cè)性設(shè)計(jì)
    4.2 可測(cè)性設(shè)計(jì)方案
        4.2.1 BILBO測(cè)試設(shè)計(jì)
        4.2.2 邊界掃描設(shè)計(jì)
        4.2.3 可測(cè)性設(shè)計(jì)結(jié)果
    4.3 本章小結(jié)
第5章 總結(jié)
    5.1 論文成果和創(chuàng)新之處
    5.2 后續(xù)工作的建議
參考文獻(xiàn)
附錄A 攻讀學(xué)位期間所發(fā)表的學(xué)術(shù)論文目錄
致謝



本文編號(hào)：3824618