本文關鍵詞：基于UM-BUS系統(tǒng)的總線測試方案研究，由筆耕文化傳播整理發(fā)布。

【摘要】：嵌入式系統(tǒng)作為一種專用的計算機系統(tǒng),已經廣泛應用于軍事、航空航天、交通運輸和工業(yè)控制等領域。針對這些應用場合的嵌入式系統(tǒng)要求其具有較高的可靠性和安全性,可以對故障做出快速反應,使系統(tǒng)恢復到可用狀態(tài)。目前解決方案普遍采用冗余、容錯等措施來實現(xiàn),然而嵌入式冗余容錯系統(tǒng)內部通信數(shù)據(jù)的可靠性問題同樣亟待提高和完善。作為系統(tǒng)內部的信息交換和資源共享通道的總線系統(tǒng),需要一個完整、有效的測試方案記錄和分析總線的工作狀態(tài)。尤其是當系統(tǒng)或設備出現(xiàn)故障時,亟需獲取總線中的數(shù)據(jù)提供高效、準確地分析依據(jù)。 本文依托于國家自然科學基金面上項目“可動態(tài)重構的高可靠嵌入式系統(tǒng)總線(UM-BUS)研究”,該項目提出了一種具有故障自愈能力的高速嵌入式計算機內部總線。本文以UM-BUS系統(tǒng)為測試對象,旨在研究一種針對復雜電子系統(tǒng)總線的高效測試方案。為了讓測試環(huán)境能夠充分體現(xiàn)UM-BUS總線在數(shù)據(jù)傳輸和故障恢復方面的性能,本文基于該總線的拓撲結構設計了UM-BUS綜合電子仿真平臺。該平臺包含六個總線節(jié)點仿真應用場景中的不同終端設備,可以實現(xiàn)數(shù)字、模擬和視頻數(shù)據(jù)的實時傳輸；其主控節(jié)點采用SPARC-V8CPU運行VxWorks操作系統(tǒng)控制平臺數(shù)據(jù)的采集和顯示。 為了能夠高效、準確的記錄總線的工作數(shù)據(jù),本方案采用將總線監(jiān)聽節(jié)點(MT)串接到UM-BUS總線系統(tǒng)中,無過濾監(jiān)聽總線中的通信數(shù)據(jù)。MT節(jié)點可以采集到總線中M-LVDS信號進行解析；由FPGA內的數(shù)據(jù)處理模塊將采集到的數(shù)據(jù)進行協(xié)議分析和數(shù)據(jù)封裝；為了能夠適應UM-BUS的不同測試環(huán)境需求,經由片內RAM和SDRAM的多級數(shù)據(jù)緩沖,高速數(shù)據(jù)可以由PCI-Express或USB3.0接口實時傳輸?shù)絇C,由軟件完成數(shù)據(jù)存儲和進一步分析。 本方案將MT連接到UM-BUS綜合電子仿真平臺中監(jiān)聽總線在仿真環(huán)境的實時通信。綜合電子仿真平臺節(jié)點之間的總線采用16條線路并發(fā)傳輸,其單通道傳輸速率可達到100Mbps,通過注入故障激勵可以測試UM-BUS在線路故障狀態(tài)下的動態(tài)重構過程。通過測試當總線上有一條或者多條線路發(fā)生故障時,UM-BUS能對總線通路進行重構保障數(shù)據(jù)在有效線路上進行傳輸,其有效帶寬在16通道時能夠達到140.3MB/S,當剩余8條有效通道時,速度可保持74.7MB/S：MT節(jié)點能夠實時獲取總線的工作數(shù)據(jù),且該節(jié)點接口帶寬可以滿足測試需求。
【關鍵詞】：總線測試 嵌入式系統(tǒng) UM-BUS FPGA PCI-Express USB3.0
【學位授予單位】：首都師范大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP336;TP368.1
【目錄】：

• 摘要4-5
• Abstract5-11
• 第一章 緒論11-19
• 1.1 課題背景及意義11-12
• 1.2 國內外研究現(xiàn)狀12-17
• 1.2.1 國內外總線研究現(xiàn)狀12-16
• 1.2.2 國內外總線檢測技術研究現(xiàn)狀16-17
• 1.3 論文研究內容及組織結構17-19
• 第二章 動態(tài)可重構總線UM-BUS19-27
• 2.1 UM-BUS的拓撲結構19
• 2.2 UM-BUS通信協(xié)議模型與數(shù)據(jù)流程19-21
• 2.3 UM-BUS總線協(xié)議介紹21-26
• 2.3.1 物理層21-22
• 2.3.2 MAC子層22-23
• 2.3.3 傳輸子層23-24
• 2.3.4 處理層24-26
• 2.4 本章小結26-27
• 第三章 測試系統(tǒng)總體設計27-35
• 3.1 UM-BUS系統(tǒng)總線測試方案27-28
• 3.1.1 總線數(shù)據(jù)采集方案28
• 3.1.2 總線數(shù)據(jù)分析方案28
• 3.2 測試數(shù)據(jù)格式定義28-29
• 3.2.1 短包數(shù)據(jù)封裝格式29
• 3.2.2 長包數(shù)據(jù)封裝格式29
• 3.3 數(shù)據(jù)采集模塊29-32
• 3.3.1 物理層數(shù)據(jù)29-30
• 3.3.2 MAC層數(shù)據(jù)30-31
• 3.3.3 處理層數(shù)據(jù)31-32
• 3.4 數(shù)據(jù)緩存處理方案32-33
• 3.5 本章小結33-35
• 第四章 MT節(jié)點數(shù)據(jù)處理方案與實現(xiàn)35-53
• 4.1 MT節(jié)點功能劃分35
• 4.2 數(shù)據(jù)采集模塊35-42
• 4.2.1 物理層36-38
• 4.2.2 MAC層38-40
• 4.2.3 處理層40-41
• 4.2.4 時間標簽41-42
• 4.3 SDRAM控制模塊42-43
• 4.4 數(shù)據(jù)傳輸模塊43-47
• 4.4.1 USB3.0通信模塊43-46
• 4.4.2 PCI-E通信模塊46-47
• 4.5 軟件功能模塊47-51
• 4.5.1 實時處理模塊48-49
• 4.5.2 查詢功能49-51
• 4.6 本章小結51-53
• 第五章 總線測試系統(tǒng)硬件設計與實現(xiàn)53-59
• 5.1 總線監(jiān)視板卡功能需求53-54
• 5.2 MT節(jié)點硬件設計54-56
• 5.2.1 主控和電源設計54-55
• 5.2.2 存儲模塊設計55
• 5.2.3 接口電路設計55-56
• 5.3 硬件實現(xiàn)與關鍵信號分析56-58
• 5.4 本章小結58-59
• 第六章 測試系統(tǒng)仿真環(huán)境與測試結果59-67
• 6.1 UM-BUS綜合電子仿真平臺59-63
• 6.1.1 綜合電子平臺設計架構59-60
• 6.1.2 綜合電子仿真平臺終端設計60-63
• 6.2 測試結果63-65
• 6.3 本章小結65-67
• 第七章 結論與展望67-69
• 7.1 全文總結67
• 7.2 前景展望67-69
• 在校期間參加科研、發(fā)表論文和獲獎情況69-71
• 致謝71-73
• 參考文獻73-74

【相似文獻】

中國碩士學位論文全文數(shù)據(jù)庫 前1條

1 王春亮;基于UM-BUS系統(tǒng)的總線測試方案研究[D];首都師范大學;2014年

  本文關鍵詞：基于UM-BUS系統(tǒng)的總線測試方案研究，，由筆耕文化傳播整理發(fā)布。

本文編號：381087