隨著電子科技和計(jì)算機(jī)技術(shù)的飛速發(fā)展,電子產(chǎn)品數(shù)字化趨勢(shì)越來越明顯,數(shù)字系統(tǒng)尤其是數(shù)字總線系統(tǒng)模塊化、智能化程度越來越高,功能越來越復(fù)雜,更新速度越來越快。傳統(tǒng)的測(cè)試儀器如示波器等已不能有效完成復(fù)雜數(shù)字總線系統(tǒng)的測(cè)試分析,必須采用專門的數(shù)據(jù)域測(cè)試儀器,邏輯分析儀和數(shù)據(jù)發(fā)生器都是非常重要的數(shù)據(jù)域測(cè)試儀器,在具有總線系統(tǒng)的數(shù)字設(shè)備檢修和維護(hù)中發(fā)揮著不可替代的作用,但這兩種儀器由于功能復(fù)雜,體積龐大,目前基本采用相互獨(dú)立的方式實(shí)現(xiàn),這在具體的測(cè)試環(huán)境中存在著一些不容忽視的弊端,如操作復(fù)雜,協(xié)同性差,不便攜帶等,在某些情況下,不能很好的滿足測(cè)試要求。 本課題圍繞上述問題展開研究,依托板卡式測(cè)試儀器技術(shù)、CPCI總線規(guī)范和FPGA大規(guī)模硬件編程技術(shù),將邏輯分析和數(shù)據(jù)發(fā)生功能進(jìn)行整合,在一塊CPCI板卡上構(gòu)建可應(yīng)用于數(shù)字系統(tǒng)總線測(cè)試的通用總線分析模塊,主要內(nèi)容包括以下三點(diǎn): 邏輯分析和數(shù)據(jù)發(fā)生功能的整合。采用CPCI總線規(guī)范和FPGA硬件編程技術(shù),在有限的硬件空間內(nèi)實(shí)現(xiàn)邏輯分析和數(shù)據(jù)發(fā)生功能,在保持良好測(cè)試性能的同時(shí)提高了模塊的便攜性和通用性。 邏輯分析單元連續(xù)觸發(fā)模式的實(shí)現(xiàn)。連續(xù)觸發(fā)模式作為一種新...

【文章頁數(shù)】：76 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 電子測(cè)試儀器發(fā)展概況
    1.2 數(shù)字系統(tǒng)總線分析儀器的發(fā)展現(xiàn)狀
    1.3 課題研究目的與主要技術(shù)指標(biāo)
第二章 總線分析模塊硬件總體設(shè)計(jì)
    2.1 總線分析模塊的工作原理
    2.2 總線分析模塊硬件整體方案
        2.2.1 邏輯分析單元硬件方案
        2.2.2 數(shù)據(jù)發(fā)生單元硬件方案
        2.2.3 邏輯分析單元與數(shù)據(jù)發(fā)生單元的交互觸發(fā)
    2.3 硬件開發(fā)平臺(tái)介紹
第三章 邏輯分析單元硬件電路設(shè)計(jì)
    3.1 前端數(shù)據(jù)輸入電路設(shè)計(jì)
        3.1.1 探頭與信號(hào)完整性的關(guān)系
        3.1.2 探頭電路設(shè)計(jì)
            3.1.2.1 無源衰減網(wǎng)絡(luò)設(shè)計(jì)
            3.1.2.2 信號(hào)的數(shù)字化處理
            3.1.2.3 探頭門限產(chǎn)生電路設(shè)計(jì)
        3.1.3 電平轉(zhuǎn)換電路設(shè)計(jì)
        3.1.4 通道一致性與抗擾技術(shù)
    3.2 觸發(fā)識(shí)別電路
        3.2.1 觸發(fā)原理與分類
        3.2.2 觸發(fā)識(shí)別與數(shù)據(jù)存儲(chǔ)控制的配合
    3.3 單次觸發(fā)模式與連續(xù)觸發(fā)模式
        3.3.1 單次觸發(fā)與連續(xù)觸發(fā)的概念
        3.3.2 單次觸發(fā)模式的原理
        3.3.3 連續(xù)觸發(fā)模式的原理
        3.3.4 單次觸發(fā)模式與連續(xù)觸發(fā)模式的比較
    3.4 單次觸發(fā)模式下觸發(fā)識(shí)別電路設(shè)計(jì)
        3.4.1 單次觸發(fā)識(shí)別電路的總體結(jié)構(gòu)
        3.4.2 脈寬觸發(fā)電路設(shè)計(jì)
    3.5 串行總線協(xié)議觸發(fā)
        3.5.1 I²C 總線協(xié)議簡(jiǎn)介
        3.5.2 I²C 總線協(xié)議觸發(fā)
    3.6 連續(xù)觸發(fā)電路設(shè)計(jì)
        3.6.1 連續(xù)觸發(fā)電路的整體方案
        3.6.2 連續(xù)觸發(fā)模塊的FPGA 實(shí)現(xiàn)
    3.7 數(shù)據(jù)存取與控制電路設(shè)計(jì)
        3.7.1 存儲(chǔ)系統(tǒng)設(shè)計(jì)
            3.7.1.1 存儲(chǔ)芯片選擇
            3.7.1.2 單次觸發(fā)模式下的數(shù)據(jù)存儲(chǔ)
            3.7.1.3 連續(xù)觸發(fā)模式下的數(shù)據(jù)存儲(chǔ)
        3.7.2 DMA 數(shù)據(jù)傳輸模式
第四章 數(shù)據(jù)發(fā)生單元硬件電路設(shè)計(jì)
    4.1 數(shù)據(jù)存取控制電路
        4.1.1 數(shù)據(jù)分塊機(jī)制
        4.1.2 數(shù)據(jù)輸出方式設(shè)計(jì)
    4.2 時(shí)鐘電路
        4.2.1 FPGA 內(nèi)部時(shí)鐘設(shè)計(jì)
            4.2.1.1 全局時(shí)鐘
            4.2.1.2 門控時(shí)鐘
            4.2.1.3 多級(jí)邏輯時(shí)鐘
            4.2.1.4 行波時(shí)鐘
        4.2.2 數(shù)據(jù)輸出時(shí)鐘電路設(shè)計(jì)
第五章 CPCI 總線接口電路設(shè)計(jì)
    5.1 CPCI 總線的特點(diǎn)與系統(tǒng)結(jié)構(gòu)
    5.2 基于 PCI9054 的通信接口實(shí)現(xiàn)
第六章 總線分析模塊的調(diào)試與測(cè)試
    6.1 總線分析模塊硬件調(diào)試
    6.2 功能及指標(biāo)測(cè)試
第七章 結(jié)論
致謝
參考文獻(xiàn)
攻碩期間取得的研究成果
附錄



本文編號(hào)：3794336