本文應(yīng)用的基于傳輸觸發(fā)體系架構(gòu)(Transport Triggered Architecture, TTA)的ASIP設(shè)計方法具有簡單性、靈活性、可編程性、模塊化、自動化的特點(diǎn),有效地克服了當(dāng)前專用處理器和微處理器局限性,能夠快速設(shè)計出滿足特定應(yīng)用的高性能嵌入式微處理器。 傳輸觸發(fā)體系架構(gòu)優(yōu)點(diǎn)在于總線互連方式由簡單直接的連接點(diǎn)取代了傳統(tǒng)冗雜的旁路路徑,寄存器不再作為數(shù)據(jù)通路的中間級而是看成特殊的功能單元,進(jìn)而實現(xiàn)低功耗;傳輸觸發(fā)體系指令特點(diǎn)是以Hybrid流水線方式多觸發(fā),進(jìn)而最大化功能單元的并行性。 本文根據(jù)傳輸觸發(fā)體系架構(gòu)的特點(diǎn),針對視頻領(lǐng)域的H.264幀內(nèi)預(yù)測以及整數(shù)離散余弦變換以Move Framework為開發(fā)工具平臺進(jìn)行處理器設(shè)計,其中包括配置系統(tǒng)體系架構(gòu)、挖掘操作并行性和數(shù)據(jù)傳輸級并行性、優(yōu)化資源、優(yōu)化互聯(lián),最終在運(yùn)行周期、面積與功耗中達(dá)到了一個權(quán)衡。 本文按照自底向上和自頂向下的設(shè)計方法學(xué)分別實現(xiàn)幀內(nèi)預(yù)測處理器和帶有功能單元的復(fù)合處理器。實驗表明,經(jīng)過設(shè)計優(yōu)化后的處理器較之初始的處理器,在不影響運(yùn)行時間的情況下,減小的面積和功耗均在50%以上;并且較之通用處理器TMS3...

【文章頁數(shù)】：74 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 處理器設(shè)計背景
    1.2 H.264/AVC 應(yīng)用背景
    1.3 研究意義和主要工作
    1.4 本文主要內(nèi)容的組織和安排
第二章 傳輸觸發(fā)體系和Move Framework
    2.1 傳輸觸發(fā)體系
        2.1.1 傳輸觸發(fā)體系結(jié)構(gòu)
        2.1.2 TTA 的硬件特點(diǎn)
        2.1.3 TTA 的軟件特點(diǎn)
    2.2 Move Framework
        2.2.1 Move 軟件子系統(tǒng)
        2.2.2 系統(tǒng)優(yōu)化
        2.2.3 Move 硬件子系統(tǒng)
    2.3 TTA 的設(shè)計
        2.3.1 TTA 的設(shè)計流程
        2.3.2 專用處理單元設(shè)計
    2.4 本章小結(jié)
第三章 H.264 幀內(nèi)預(yù)測算法
    3.1 H.264 標(biāo)準(zhǔn)介紹
    3.2 H.264 編解碼
    3.3 H.264 幀內(nèi)預(yù)測算法
        3.3.1 Intra 8x8 色度塊的四種預(yù)測模式
        3.3.2 Intra 8x8 亮度塊的九種預(yù)測模式
        3.3.3 H.264 幀內(nèi)預(yù)測模式選擇算法
    3.4 H.264 的整數(shù)離散余弦算法
    3.5 本章小結(jié)
第四章 H.264 幀內(nèi)預(yù)測算法在 TTA 下的實現(xiàn)
    4.1 驗證平臺
    4.2 C 模型的建立
        4.2.1 幀內(nèi)預(yù)測的處理器C 模型建立
        4.2.2 帶有功能單元的復(fù)合處理器C 模型
    4.3 處理器設(shè)計流程
        4.3.1 自底向上設(shè)計
        4.3.2 自頂向下設(shè)計
    4.4 TTA 的軟件設(shè)計
        4.4.1 順序代碼
        4.4.2 系統(tǒng)體系架構(gòu)
        4.4.3 并行代碼
        4.4.4 系統(tǒng)優(yōu)化
    4.5 TTA 的硬件設(shè)計
    4.6 加減法專用單元
    4.7 本章小結(jié)
第五章 處理器性能評估
    5.1 幀內(nèi)預(yù)測處理器性能分析
        5.1.1 性能參數(shù)
        5.1.2 資源優(yōu)化
        5.1.3 互聯(lián)優(yōu)化
        5.1.4 處理器性能對比
    5.2 帶有專用功能單元的復(fù)合處理器
    5.3 與其他處理器比較
    5.4 本章小結(jié)
第六章 結(jié)束語
    6.1 主要工作與創(chuàng)新點(diǎn)
    6.2 后續(xù)研究工作
參考文獻(xiàn)
附錄 C模型
致謝
攻讀碩士學(xué)位期間已發(fā)表或錄用的論文



本文編號：3779977