HOPE-MIPS流水線功能段的設(shè)計(jì)
發(fā)布時(shí)間:2023-04-02 22:15
作為現(xiàn)代CPU技術(shù)中具有重要地位的流水線技術(shù),在處理器的各項(xiàng)性能發(fā)展上起著關(guān)鍵的作用。不斷發(fā)展的流水線技術(shù),也推動(dòng)了處理器的階段性發(fā)展。流水線技術(shù)在國外的一些大的壟斷公司中保持著領(lǐng)先水平的發(fā)展,而在我國,處理器的流水線技術(shù)還處在一個(gè)學(xué)習(xí)并發(fā)展的階段。所以,我們這次對流水線研究和應(yīng)用的意義就在于此。 此次的開發(fā)設(shè)計(jì)是在學(xué)習(xí)研究了Mips處理器之后,自行開發(fā)設(shè)計(jì)Hope-Mips流水線的功能段并用軟件對其進(jìn)行模擬。Hope-Mips擁有簡單的功能模擬器,同時(shí)具備模擬超標(biāo)量微處理器體系結(jié)構(gòu)的亂序性能模擬器,其亂序模擬器支持動(dòng)態(tài)指令調(diào)度、指令亂序執(zhí)行、分支預(yù)測等。本論文論述了流水線處理器的概念和存在的問題,以及此次參與設(shè)計(jì)開發(fā)的Hope-Mips仿真器中整個(gè)流水線操作段的設(shè)計(jì)。整個(gè)流水線共分為Fetch、Dispatch、Issue&Execute、Write back、Commit五段,論文中有詳細(xì)描述。
【文章頁數(shù)】:64 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
Abstract
第一章 緒論
1.1 課題背景
1.2 國內(nèi)外相關(guān)研究綜述
1.2.1 處理器的相關(guān)知識
1.2.2 我國CPU 的發(fā)展
1.2.3 國外主流CPU 的發(fā)展
1.3 論文研究的內(nèi)容
1.3.1 論文研究的任務(wù)
1.3.2 論文組織結(jié)構(gòu)
第二章 MIPS CPU 介紹
2.1 MIPS 公司及產(chǎn)品線
2.2 MIPS 處理器基本結(jié)構(gòu)
2.3 MIPS 流水線
2.4 運(yùn)行模式
2.5 異常和中斷
2.6 本章小結(jié)
第三章 流水線技術(shù)介紹
3.1 流水線的基本概念
3.1.1 流水可以看成重疊的延伸
3.1.2 流水線的分類
3.1.3 流水線性能的主要指標(biāo)
3.2 流水機(jī)器的相關(guān)處理和控制機(jī)構(gòu)
3.3 流水線主要相關(guān)技術(shù)及應(yīng)用
3.3.1 RISC 的定義與特點(diǎn)
3.3.2 RISC 與CISC 的比較
3.3.3 寄存器的介紹
3.3.4 RISC 中的流水技術(shù)
3.3.5 亂序執(zhí)行技術(shù)
3.3.6 分枝預(yù)測和推測執(zhí)行技術(shù)
3.3.7 流水技術(shù)在CISC Pentium 系列微處理器中的實(shí)現(xiàn)
3.3.8 P6 芯片中的流水技術(shù)
3.4 流水線操作段概述
3.4.1 流水線的實(shí)現(xiàn)技術(shù)
3.4.2 流水線操作的分段
3.4.3 流水線操作分段的舉例
3.5 本章小結(jié)
第四章 Hope-Mips 仿真器的流水段設(shè)計(jì)
4.1 Hope-Mips 仿真器流水段功能總體概述
4.2 Fetch 段
4.2.1 Fetch 段概述
4.2.2 Fetch 段的算法分析
4.2.3 分支預(yù)測
4.3 Dispatch 段
4.3.1 Dispatch 段概述
4.3.2 Dispatch 段的算法分析
4.3.3 分支預(yù)測失敗的恢復(fù)
4.3.4 Load/Store 指令的亂序執(zhí)行
4.4 Issue&Execute 段
4.4.1 Issue&Execute 段概述
4.4.2 Issue&Execute 段的算法分析
4.5 WriteBack 段
4.5.1 WriteBack 段概述
4.5.2 WriteBack 段的算法分析
4.6 Commit 段
4.6.1 Commit 段概述
4.6.2 Commit 段的算法分析
4.7 測試中的相關(guān)問題及處理
4.7.1 結(jié)構(gòu)相關(guān)及其處理
4.7.2 數(shù)據(jù)相關(guān)及其處理
4.8 本章小結(jié)
第五章 總結(jié)與展望
5.1 總結(jié)
5.2 展望
致謝
參考文獻(xiàn)
攻讀碩士期間的科研項(xiàng)目
本文編號:3780068
【文章頁數(shù)】:64 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
Abstract
第一章 緒論
1.1 課題背景
1.2 國內(nèi)外相關(guān)研究綜述
1.2.1 處理器的相關(guān)知識
1.2.2 我國CPU 的發(fā)展
1.2.3 國外主流CPU 的發(fā)展
1.3 論文研究的內(nèi)容
1.3.1 論文研究的任務(wù)
1.3.2 論文組織結(jié)構(gòu)
第二章 MIPS CPU 介紹
2.1 MIPS 公司及產(chǎn)品線
2.2 MIPS 處理器基本結(jié)構(gòu)
2.3 MIPS 流水線
2.4 運(yùn)行模式
2.5 異常和中斷
2.6 本章小結(jié)
第三章 流水線技術(shù)介紹
3.1 流水線的基本概念
3.1.1 流水可以看成重疊的延伸
3.1.2 流水線的分類
3.1.3 流水線性能的主要指標(biāo)
3.2 流水機(jī)器的相關(guān)處理和控制機(jī)構(gòu)
3.3 流水線主要相關(guān)技術(shù)及應(yīng)用
3.3.1 RISC 的定義與特點(diǎn)
3.3.2 RISC 與CISC 的比較
3.3.3 寄存器的介紹
3.3.4 RISC 中的流水技術(shù)
3.3.5 亂序執(zhí)行技術(shù)
3.3.6 分枝預(yù)測和推測執(zhí)行技術(shù)
3.3.7 流水技術(shù)在CISC Pentium 系列微處理器中的實(shí)現(xiàn)
3.3.8 P6 芯片中的流水技術(shù)
3.4 流水線操作段概述
3.4.1 流水線的實(shí)現(xiàn)技術(shù)
3.4.2 流水線操作的分段
3.4.3 流水線操作分段的舉例
3.5 本章小結(jié)
第四章 Hope-Mips 仿真器的流水段設(shè)計(jì)
4.1 Hope-Mips 仿真器流水段功能總體概述
4.2 Fetch 段
4.2.1 Fetch 段概述
4.2.2 Fetch 段的算法分析
4.2.3 分支預(yù)測
4.3 Dispatch 段
4.3.1 Dispatch 段概述
4.3.2 Dispatch 段的算法分析
4.3.3 分支預(yù)測失敗的恢復(fù)
4.3.4 Load/Store 指令的亂序執(zhí)行
4.4 Issue&Execute 段
4.4.1 Issue&Execute 段概述
4.4.2 Issue&Execute 段的算法分析
4.5 WriteBack 段
4.5.1 WriteBack 段概述
4.5.2 WriteBack 段的算法分析
4.6 Commit 段
4.6.1 Commit 段概述
4.6.2 Commit 段的算法分析
4.7 測試中的相關(guān)問題及處理
4.7.1 結(jié)構(gòu)相關(guān)及其處理
4.7.2 數(shù)據(jù)相關(guān)及其處理
4.8 本章小結(jié)
第五章 總結(jié)與展望
5.1 總結(jié)
5.2 展望
致謝
參考文獻(xiàn)
攻讀碩士期間的科研項(xiàng)目
本文編號:3780068
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3780068.html
最近更新
教材專著