DSP設(shè)計與制造技術(shù)面臨著諸多挑戰(zhàn),其中,嵌入式DSP系統(tǒng)的調(diào)試問題已經(jīng)變得十分復(fù)雜與關(guān)鍵。 調(diào)試方法學經(jīng)過近二十年的發(fā)展,已經(jīng)成為芯片設(shè)計領(lǐng)域的重要組成部分,并根據(jù)實際應(yīng)用劃分成不同的種類,主要包括基于軟件、借助器件測試特性、電路內(nèi)仿真調(diào)試和片上仿真四類調(diào)試方法。隨著IC設(shè)計制造技術(shù)的不斷發(fā)展,為了追求更高的速度或者更低的功耗,其時鐘頻率不斷升高,內(nèi)部元件數(shù)不斷增加,內(nèi)部結(jié)構(gòu)不斷復(fù)雜化,另外,片上系統(tǒng)和多核技術(shù)的發(fā)展,都對調(diào)試方法學的發(fā)展提供了廣闊的發(fā)展空間。 Tulip項目是我院承擔的一項國家重點科學研究項目,其目標是設(shè)計實現(xiàn)一款低功耗16位定點DSP芯片。Tulip DSP為超哈佛多總線結(jié)構(gòu),具有六級流水線。本文結(jié)合Tulip項目的研發(fā)經(jīng)歷,通過對比不同調(diào)試方法的優(yōu)缺點,選擇使用片上仿真調(diào)試作為Tulip DSP調(diào)試器的設(shè)計方法,設(shè)計出一款基于IEEE1149.1的內(nèi)嵌Debugger（調(diào)試器）模塊。IEEE1149.1協(xié)議（JTAG）的提出,最初是為了解決PCB板密度加大后的板級互聯(lián)測試問題,后來由于其良好的功能擴展性和極小的引腳需求,被廣泛應(yīng)用于仿真器和調(diào)試器... 

【文章頁數(shù)】：90 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
1 引論
    1.1 研究與課題背景
    1.2 國內(nèi)外相關(guān)領(lǐng)域的發(fā)展狀況
        1.2.1 早期的系統(tǒng)調(diào)試
        1.2.2 調(diào)試方法學簡介
        1.2.3 調(diào)試方法學的挑戰(zhàn)
    1.3 論文的主要工作與重點內(nèi)容
    1.4 文章的組織結(jié)構(gòu)
2 TULIP DSP 和調(diào)試方法學
    2.1 TULIP DSP
        2.1.1 簡介
        2.1.2 系統(tǒng)架構(gòu)
        2.1.3 總線結(jié)構(gòu)
        2.1.4 內(nèi)部存儲空間
        2.1.5 中央處理器(CPU)
        2.1.6 片上外設(shè)
        2.1.7 流水線結(jié)構(gòu)
        2.1.8 雙尋址存儲器與流水線
    2.2 調(diào)試方法學
        2.2.1 調(diào)試方法學的基本概念
        2.2.2 調(diào)試方法學的基本要求和功能
        2.2.3 調(diào)試方法學的分類
        2.2.4 基于軟件的調(diào)試方法
        2.2.5 借助器件測試特性的調(diào)試方法
        2.2.6 電路內(nèi)仿真調(diào)試方法
        2.2.7 片上仿真調(diào)試方法
        2.2.8 調(diào)試方法的比較分析
        2.2.9 綜合比較結(jié)果
    2.3 本章小結(jié)
3 調(diào)試系統(tǒng)結(jié)構(gòu)與JTAG 接口設(shè)計
    3.1 調(diào)試系統(tǒng)結(jié)構(gòu)
        3.1.1 PC 主機
        3.1.2 協(xié)議轉(zhuǎn)換器
        3.1.3 目標芯片
        3.1.4 調(diào)試的基本流程
    3.2 JTAG 接口原理與硬件實現(xiàn)
        3.2.1 JTAG 發(fā)展歷史概述
        3.2.2 總體結(jié)構(gòu)
        3.2.3 TAP 控制器
        3.2.4 指令系統(tǒng)
        3.2.5 掃描鏈
        3.2.6 本章小結(jié)
4 內(nèi)嵌DEBUGGER 模塊設(shè)計
    4.1 模塊結(jié)構(gòu)
        4.1.1 芯片內(nèi)部模塊結(jié)構(gòu)
        4.1.2 內(nèi)嵌調(diào)試模塊接口信號
        4.1.3 內(nèi)嵌調(diào)試模塊的內(nèi)部結(jié)構(gòu)
    4.2 觸發(fā)單元
        4.2.1 觸發(fā)單元功能模塊
        4.2.2 觸發(fā)信號產(chǎn)生器
        4.2.3 控制與狀態(tài)寄存器組
        4.2.4 斷點觸發(fā)寄存器組
        4.2.5 時鐘控制電路設(shè)計
    4.3 跟蹤單元
        4.3.1 跟蹤單元功能模塊
        4.3.2 跟蹤壓縮單元
        4.3.3 跟蹤存儲單元
        4.3.4 跟蹤單元寄存器
        4.3.5 本章小結(jié)
5 功能仿真和性能分析
    5.1.1 驗證平臺
    5.1.2 驗證方案
    5.1.3 仿真結(jié)果演示
    5.1.4 跟蹤單元性能分析
    5.1.5 本章小結(jié)
6 結(jié)論
參考文獻
致謝
攻讀碩士學位期間已發(fā)表或錄用的論文
上海交通大學學位論文答辯決議書


【參考文獻】：
期刊論文
[1]基于JTAG標準的處理器片上調(diào)試的分析和實現(xiàn)[J]. 金輝,華斯亮,張鐵軍,侯朝煥.  微電子學與計算機. 2007(06)
[2]JTAG基本原理及仿真器性能比較[J]. 張雅娟,戴勝華.  單片機與嵌入式系統(tǒng)應(yīng)用. 2007(05)
[3]一種通用在線仿真調(diào)試器的設(shè)計[J]. 李舸,桑楠,熊光澤.  計算機應(yīng)用. 2007(04)
[4]基于IEEE1149．1標準的通用測試機的設(shè)計與實現(xiàn)[J]. 鐘波,孟曉風.  航空電子技術(shù). 2006(02)
[5]嵌入式模擬器中的JTAG應(yīng)用[J]. 鄭德春,姚慶棟,劉鵬,余巧燕.  浙江大學學報(工學版). 2006(01)
[6]JTAG技術(shù)的發(fā)展和應(yīng)用綜述[J]. 胡學良,張春,王志華.  微電子學. 2005(06)
[7]基于JTAG的DSP處理器嵌入式調(diào)試接口設(shè)計[J]. 吳皓,劉鵬.  計算機工程. 2005(01)
[8]一種帶有流水線追蹤器的JTAG ICE調(diào)試電路設(shè)計[J]. 沈沙,沈泊,章倩苓.  微電子學與計算機. 2004(07)
[9]嵌入式SoC中的DMA控制器的設(shè)計與優(yōu)化[J]. 史昕蕾,楊軍,陸生禮.  電子工程師. 2004(01)
[10]DSP處理器中的在電路仿真器（ICE）模塊設(shè)計[J]. 沈戈,張欣,高德遠.  計算機工程與應(yīng)用. 2003(27)



本文編號：3681966