視頻格式轉(zhuǎn)換芯片中數(shù)據(jù)存儲系統(tǒng)的設計與實現(xiàn)
發(fā)布時間:2022-09-27 19:15
隨著數(shù)字電視技術(shù)的日趨成熟,模擬電視向著數(shù)字電視轉(zhuǎn)變已成為必然趨勢,其中視頻格式轉(zhuǎn)換技術(shù)起到了非常重要的作用,并蘊涵著巨大的市場價值。它的主要功能是通過數(shù)字視頻信號處理將不同格式的視頻輸入信號轉(zhuǎn)換成特定格式的輸出信號。視頻處理過程包括去隔行、幀頻提升、分辨率提升及各種畫質(zhì)增強等。因此,海量數(shù)據(jù)的存儲與搬移成為視頻格式轉(zhuǎn)換專用芯片設計中的核心問題之一,數(shù)據(jù)存儲系統(tǒng)的優(yōu)劣將直接影響到整個芯片的性能。 本文從數(shù)據(jù)流調(diào)度和存取機制入手,對整個數(shù)據(jù)存儲系統(tǒng)的實時性進行了系統(tǒng)的分析,并在此基礎上對視頻格式轉(zhuǎn)換專用芯片中數(shù)據(jù)存儲系統(tǒng)進行了研究與設計實現(xiàn)。重點設計了外部存儲器(SDRAM)控制核,在對SDRAM存儲器的工作參數(shù)分析的前提下,著重討論了SDRAM控制器自頂向下(Top-Down)的設計方法,子模塊的劃分與設計,代碼編寫與優(yōu)化、讀寫操作時序分析,功能仿真,邏輯綜合以及FPGA調(diào)試策略,設計了一種具有高適用性的SDRAM控制器。該控制器具有標準的IP核的接口和多種可配置寄存器,可與其他模塊通過簡單的握手信號,完成數(shù)據(jù)的讀寫控制,具有很高擴展性和移植性。 在完成設計的基礎上,本...
【文章頁數(shù)】:64 頁
【學位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 課題背景及選題意義
1.2 視頻處理芯片中的存儲系統(tǒng)
第二章 視頻格式轉(zhuǎn)芯片中數(shù)據(jù)存儲系統(tǒng)的架構(gòu)設計
2.1 視頻格式轉(zhuǎn)換芯片架構(gòu)分析
2.1.1 去隔行算法硬件實現(xiàn)
2.1.2 幀頻變換算法硬件實現(xiàn)
2.1.3 尺寸縮放算法硬件實現(xiàn)
2.2 數(shù)據(jù)存儲系統(tǒng)架構(gòu)分析
2.2.1 視頻前置緩存模塊
2.2.2 視頻處理緩存模塊
2.2.3 MMU 模塊
2.3 SDRAM 控制器設計的分析
2.4 實時性討論
2.4.1 系統(tǒng)對總線帶寬的要求
2.4.2 總線占用率的討論和總線時鐘的確定
2.4.3 實時性論證
第三章 SDRAM 控制器的設計
3.1 SDRAM 的工作原理
3.1.1 RAM 工作原理
3.1.2 SDRAM 的工作原理
3.1.3 小結(jié)
3.2 SDRAM 控制器的設計
3.2.1 SDRAM 基本操作
3.2.2 SDRAM 工作主要狀態(tài)真值表
3.2.3 需求概述
3.2.4 模塊劃分策略
3.2.5 SDRAM 控制器性能分析
3.2.6 代碼覆蓋率
3.2.7 SDRAM 控制器的資源占用率
3.2.8 軟件仿真結(jié)果
3.2.9 SDRAM 控制器FPGA 邏輯綜合所用的部分約束文件
第四章 SDRAM 控制器的FPGA 驗證
4.1 SDRAM 控制器的FPGA 驗證
4.1.1 SDRAM 控制器FPGA 驗證方案
4.1.2 各子模塊功能介紹
4.1.3 資源占用率
4.1.4 代碼覆蓋率
4.2 SDRAM 控制器的調(diào)試
4.3 SDRAM 控制器具體測試結(jié)果
4.4 整個視頻系統(tǒng)測試結(jié)果
第五章 總結(jié)與展望
參考文獻
發(fā)表論文和參加科研情況說明
致謝
【參考文獻】:
期刊論文
[1]HDTV SOC系統(tǒng)中SDRAM控制器的設計[J]. 沈東,王峰,余松煜. 微計算機信息. 2006(14)
本文編號:3681457
【文章頁數(shù)】:64 頁
【學位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 課題背景及選題意義
1.2 視頻處理芯片中的存儲系統(tǒng)
第二章 視頻格式轉(zhuǎn)芯片中數(shù)據(jù)存儲系統(tǒng)的架構(gòu)設計
2.1 視頻格式轉(zhuǎn)換芯片架構(gòu)分析
2.1.1 去隔行算法硬件實現(xiàn)
2.1.2 幀頻變換算法硬件實現(xiàn)
2.1.3 尺寸縮放算法硬件實現(xiàn)
2.2 數(shù)據(jù)存儲系統(tǒng)架構(gòu)分析
2.2.1 視頻前置緩存模塊
2.2.2 視頻處理緩存模塊
2.2.3 MMU 模塊
2.3 SDRAM 控制器設計的分析
2.4 實時性討論
2.4.1 系統(tǒng)對總線帶寬的要求
2.4.2 總線占用率的討論和總線時鐘的確定
2.4.3 實時性論證
第三章 SDRAM 控制器的設計
3.1 SDRAM 的工作原理
3.1.1 RAM 工作原理
3.1.2 SDRAM 的工作原理
3.1.3 小結(jié)
3.2 SDRAM 控制器的設計
3.2.1 SDRAM 基本操作
3.2.2 SDRAM 工作主要狀態(tài)真值表
3.2.3 需求概述
3.2.4 模塊劃分策略
3.2.5 SDRAM 控制器性能分析
3.2.6 代碼覆蓋率
3.2.7 SDRAM 控制器的資源占用率
3.2.8 軟件仿真結(jié)果
3.2.9 SDRAM 控制器FPGA 邏輯綜合所用的部分約束文件
第四章 SDRAM 控制器的FPGA 驗證
4.1 SDRAM 控制器的FPGA 驗證
4.1.1 SDRAM 控制器FPGA 驗證方案
4.1.2 各子模塊功能介紹
4.1.3 資源占用率
4.1.4 代碼覆蓋率
4.2 SDRAM 控制器的調(diào)試
4.3 SDRAM 控制器具體測試結(jié)果
4.4 整個視頻系統(tǒng)測試結(jié)果
第五章 總結(jié)與展望
參考文獻
發(fā)表論文和參加科研情況說明
致謝
【參考文獻】:
期刊論文
[1]HDTV SOC系統(tǒng)中SDRAM控制器的設計[J]. 沈東,王峰,余松煜. 微計算機信息. 2006(14)
本文編號:3681457
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3681457.html
最近更新
教材專著